

RODRIGO MAURO BAUER MORITZ

**ESTUDO, MODELAGEM E IMPLEMENTAÇÃO DE UM CONVERSOR
MULTINÍVEL MONOFÁSICO FLYING CAPACITOR DE CINCO NÍVEIS
CONECTADO A REDE DE DISTRIBUIÇÃO.**

Dissertação submetida ao Programa de Pós-Graduação em Engenharia Elétrica, no Centro de Ciências Tecnológicas, da Universidade do Estado de Santa Catarina, para obtenção do Grau de Mestre em Engenharia Elétrica.

Orientador: Alessandro Luiz Batschauer, Dr. Eng.

JOINVILLE – SC
2018

Bauer Moritz, Rodrigo Mauro
ESTUDO, MODELAGEM E IMPLEMENTAÇÃO DE UM
CONVERTOR MULTINÍVEL MONOFÁSICO FLYING CAPACITOR DE
CINCO NÍVEIS CONECTADO A REDE DE DISTRIBUIÇÃO. /
Rodrigo Mauro Bauer Moritz. - Joinville , 2018.
155 p.

Orientador: Alessandro Luiz Batschauer
Dissertação (Mestrado) - Universidade do Estado de
Santa Catarina, Centro de Ciências Tecnológicas,
Programa de Pós-Graduação em Engenharia Elétrica,
Joinville, 2018.

1. Inversores multiníveis com capacitores
flutuantes. 2. Controle da tensão dos capacitores
flutuantes. 3. Controle de inversores conectados à
rede de distribuição. I. Batschauer, Alessandro
Luiz. II. Universidade do Estado de Santa Catarina.
Programa de Pós-Graduação. III. Título.

**Estudo, Modelagem e Implementação de um Conversor Flying Capacitor
Conectado à Rede de Distribuição**

por

Rodrigo Mauro Bauer Moritz

Esta dissertação foi julgada adequada para obtenção do título de

MESTRE EM ENGENHARIA ELÉTRICA

Área de concentração em "Sistemas Eletroeletrônicos"
e aprovada em sua forma final pelo

**CURSO DE MESTRADO ACADÊMICO EM ENGENHARIA ELÉTRICA
DO CENTRO DE CIÊNCIAS TECNOLÓGICAS DA
UNIVERSIDADE DO ESTADO DE SANTA CATARINA.**

Banca Examinadora:



Prof. Dr. Alessandro Luiz Batschauer
CCT/UEDESC (Orientador/Presidente)



Prof. Dr. Yales Rômulo de Novaes
CCT/UEDESC



Prof. Dr. Telles Brunelli Lazzarin
UFSC

Joinville, SC, 02 de março de 2018.

AGRADECIMENTOS

Agradeço primeiramente ao meu pai Mauro Bauer Moritz que me apoiou muito desde o começo deste trabalho, mas que por uma infelicidade do destino não está mais entre nós, mas que estará em nossos corações para sempre. Agradeço minha família, minha mãe Fatima pelo carinho, pelo apoio, minhas irmãs Carolina, Marina e Cristina que sempre estiveram ao meu lado. Agradeço também aos meus cunhados Fábio e Fernando.

Ao meu amor, minha namorada Sara, que esteve comigo desde o começo desta jornada, me apoiando, me escutando nos momentos difíceis e entendendo minha ausência nos momentos de trabalho. Seu carinho, seus conselhos e suas palavras de conforto foram fundamentais e me deram forças para chegar ao fim deste trabalho.

Ao meu orientador Prof. Dr. Alessandro Luiz Batschauer por todo o conhecimento passado, pela paciência e por compartilhar toda a sua experiência.

Aos doutorandos, Marcus V. Bressan, Rubens T.Hock e Felipe J. Zimann por toda a paciência e por todo o conhecimento compartilhado durante esta jornada de estudo. Obrigado a todos.

Aos colegas de mestrado Vitor T. Odagui, Macurs V. Soares e Everton Peres, pela amizade e pelos momentos de descontração durante as longas horas de trabalho.

Aos bolsistas no nPEE, que contribuíram para manter o bom funcionamento dos equipamentos do laboratório.

A todos os outros colegas, amigos e familiares que contribuíram e participaram deste momento da minha vida.

“A vida reserva um prêmio maravilhoso para aquele que persiste, que tem fé, que não se deixa abalar pelo desânimo. O que sabemos é uma gota, o que queremos é um oceano...”
(Mauro Bauer Moritz)

RESUMO

Este trabalho apresenta o estudo, a modelagem e a implementação de um inversor multinível monofásico de cinco níveis com capacitores flutuantes, realizando a interface entre um arranjo fotovoltaico e a rede de distribuição. A topologia utilizada é composta por dois braços inversores de três níveis, sintetizando cinco níveis entre ambos. A modulação *PWM* com portadoras dispostas em fase é usada para acionar os interruptores. Na estratégia de controle apresentada, é feita a injeção de potência ativa na rede de distribuição controlando a corrente de saída do inversor. Controladores ressonantes são projetados, com o intuito de inibir as componentes harmônicas da tensão da rede de distribuição. O controle da tensão total de barramento cc também é realizado, através de malhas de controle em cascata. Além disto, é proposta uma estratégia de controle para equilibrar a tensão dos capacitores flutuantes, levando em consideração que o sentido da corrente de saída do conversor influencia no processo de carga e descarga dos capacitores. A metodologia de projeto digital é utilizada para projeto dos controladores, sendo que é utilizado um processador digital de sinais para toda implementação. O projeto proposto é validado por simulação numérica e comprovado pela construção de um protótipo em laboratório com uma potência nominal de saída de 3 kW, tensão do barramento cc de 400V e frequência de comutação dos interruptores de 5 kHz. Os resultados obtidos mostraram que, com as malhas de controle implementadas, foi possível sintetizar uma corrente senoidal com baixa distorção harmônica, injetando potência ativa na rede de distribuição.

Palavras chaves: Inversores multiníveis com capacitores flutuantes, Controle da tensão dos capacitores flutuantes, Controle de inversores conectados à rede de distribuição.

ABSTRACT

This dissertation presents the study, modelling and design of a 5-L single phase Full-Bridge Flying Capacitor Multilevel inverter, which is used to connect a low power photovoltaic system to the grid. The converter structure is built by two 3-L flying capacitor legs obtain 5-L in the output voltage. The Phase Shifted Pulse PWM modulation is used to obtain the switches commands. In the control strategy used, the active power flow to the grid is controlled by the inverter output current. Resonant controls are designed to attenuate the voltage harmonics of the grid connection. A DC-link voltage control is employed with the output current control. Besides that, a balance voltage method is proposed to control de flying capacitor voltage, which regards that the current output of the converter change the charger process of the capacitors. The digital design methodology is used for the design of the management controllers and a digital signal processor is employed for the entire implementation. The results of mathematical analysis are verified using a numerical simulation software and a 3 kW prototype, using 5 kHz switching frequency and 400V DC-link voltage, assembled to obtain the experimental results. The results showed that the control is efficient, suppling a sinusoidal output current with low Total Harmonic Distortion complying with the national standards.

Key-words: Flying Capacitors multilevel converters, flying capacitors voltage balance control, Control of power inverters with grid connection.

LISTA DE ILUSTRAÇÕES

Figura 1- Comparação do atlas de irradiação solar no Brasil e na Europa.....	30
Figura 2 - Conversor NPC monofásico: a) três níveis b) cinco níveis.	36
Figura 3 – Comparação das formas de onda da tensão de saída de um inversor NPC de três e cinco níveis com índice de modulação de 0,9 e frequência de comutação de 2 kHz.	37
Figura 4 - Conversor <i>Flying Capacitor</i> monofásico: a) três níveis b) cinco níveis.	38
Figura 5 - Conversor <i>Full- Bridge Flying Capacitor</i> (FC-FC) monofásico de cinco níveis.....	40
Figura 6 – Conversor cascata com ponte completa monofásico de cinco níveis.	41
Figura 7 - Estrutura em cascata de conversores meia ponte monofásico de cinco níveis.	43
Figura 8 - Estrutura de um conversor modular multinível monofásico de três níveis com a modulação $2 \cdot (n-1)$	44
Figura 9 - Exemplo genérico de uma estrutura multinível híbrida com diferentes células monofásicas em cascata.	45
Figura 10 - Exemplo genérico de uma estrutura multinível híbrida com células monofásicas e uma célula trifásica.	45
Figura 11 – Gráfico mostrando a quantidade de componentes utilizados em cada topologia de acordo com a quantidade de níveis.	47
Figura 12 – Principais Técnicas de modulação para conversores multiníveis em tensão 48	48
Figura 13 – Modulação com as portadoras dispostas em fase (<i>Phase Disposition –PD</i>) para um conversor de cinco níveis.....	50
Figura 14 – Modulação com as portadoras dispostas em oposição de fase (<i>Phase Opposition Disposition–POD</i>) para um conversor de cinco níveis.	51
Figura 15 – Modulação com as portadoras dispostas em oposição alternada de fase (<i>Alternating Phase Opposition Disposition–APOD</i>) para um conversor de cinco níveis.	51
Figura 16 – Modulação com as portadoras com deslocamento de fase (<i>Phase Shifted–PS</i>) para um conversor de cinco níveis.	52
Figura 17 – Comparação das perdas de comutação nas modulações <i>PD</i> , <i>POD</i> , <i>APOD</i> e <i>PS</i> com a variação da frequência de chaveamento dos interruptores.....	56
Figura 18 – Comparação da Distorção Harmônica Total da corrente de saída do conversor utilizando as modulações <i>PD</i> , <i>POD</i> , <i>APOD</i> e <i>PS</i> em função da variação da frequência de chaveamento dos interruptores.	56
Figura 19 – Primeira à quarta etapa de operação do inversor monofásico <i>Full- Bridge Flying-Capacitor</i> FC-FC de cinco níveis.....	60
Figura 20 – Quinta à oitava etapa de operação do inversor monofásico <i>Full- Bridge Flying Capacitor</i> FC-FC de cinco níveis.....	62
Figura 21 – Nona à decima segunda etapa de operação do inversor monofásico <i>Full- Bridge Flying Capacitor</i> FC-FC de cinco níveis.....	63
Figura 22 – Décima terceira à deécima sexta etapa de operação do inversor monofásico <i>Full-Bridge Flying-Capacitor</i> FC-FC de cinco níveis.	64
Figura 23 – Pontos de medição da tensão de cada braço e da tensão diferencial do inversor monofásico <i>Full- Bridge Flying-Capacitor</i> de cinco níveis.	67
Figura 24 – Fator de multiplicação da corrente dos capacitores flutuantes.	68
Figura 25 – Fator de Multiplicação da capacitância dos capacitores flutuantes.	69
Figura 26 – Fator de correção do ângulo de defasagem.....	70
Figura 27 – Comparação da ondulação de tensão nos capacitores na simulação e dos métodos de cálculos apresentados.	71
Figura 28 – Variação da corrente eficaz nos capacitores flutuantes em função do índice de modulação na simulação e no método de cálculo proposto por Bressan.	71
Figura 29 – Esquema elétrico para obter os sinais de comando dos interruptores.....	77
Figura 30 – Tensão de saída de cada braço e a tensão diferencial entre os braços do conversor FC-FC com índice de modulação de 0,75 e frequência de comutação de 5 kHz.	78

Figura 31– DHT da tensão de saída de um braço e da tensão diferencial entre os braços, em função do índice de modulação.	78
Figura 32– Formas de onda da tensão e da corrente do capacitor de grampeamento C_1	79
Figura 33– Formas de onda da tensão e da corrente do interruptor S_1	79
Figura 34 – Ilustração do Conversor <i>Full-Bridge Flying Capacitor</i> para avaliar a corrente nos capacitores.	85
Figura 35 – Diagrama de blocos simplificado do controle ativo para tensão dos capacitores.	86
Figura 36 – Comparação entre a resposta dinâmica da tensão sobre os capacitores de grampeamento C_1 e C_2 e a resposta do modelo proposto com $i_o > 0$	89
Figura 37 – Comparação entre a resposta dinâmica da tensão sobre os capacitores de grampeamento C_1 e C_2 e a resposta do modelo proposto com $i_o < 0$	89
Figura 38 – Diagrama de blocos do controle da tensão dos capacitores com a lógica que leva em consideração o sentido da corrente de saída do conversor.	90
Figura 39 – Diagrama de blocos do controle digital da tensão dos capacitores flutuantes.	92
Figura 40 – Diagrama de bode mostrando a resposta em frequência da planta de tensão no capacitor (G_{vc_w}), a resposta do controlador (C_{vc_w}) e a resposta da planta controlada (G_{c_w}) em condições de carga mínima.	93
Figura 41 – Diagrama de bode mostrando a resposta em frequência da planta de tensão no capacitor (G_{vc_w}), a resposta do controlador (C_{vc_w}) e a resposta da planta controlada (G_{c_w}) em condições de carga máxima.	93
Figura 42 – Circuito de potência de controle para a simulação dos controladores do conversor FC-FC conectado a rede.	94
Figura 43 – Resposta da tensão no capacitor flutuante C_1 , sinal do controlador, variável k_s e o sinal de erro do controlador após aplicar um degrau de tensão de 40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.	95
Figura 44 – Detalhe mostrando o efeito do controlador no sinal de modulação dos interruptores S_1 e S_2 e a tensão de saída do conversor após aplicar um degrau de tensão de 40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.	96
Figura 45 – Resposta da tensão no capacitor flutuante C_1 , sinal do controlador, variável k_s e o sinal de erro do controlador após aplicar um degrau de tensão de -40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.	97
Figura 46 – Detalhe mostrando o efeito do controlador no sinal de modulação dos interruptores S_1 e S_2 e a tensão de saída do conversor após aplicar um degrau de tensão de -40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.	97
Figura 47- Resposta da Tensão dos capacitor flutuantes e do sinal de controle ao alterar a referência do controlador, desequilibrando as tensões dos capacitores no instante $t = 1,48$ s.	98
Figura 48- Resposta da Tensão dos capacitor flutuantes e do sinal de controle ao alterar a referência do controlador, equilibrando as tensões dos capacitores no valor nominal no instante $t = 1,48$ s.	99
Figura 49- Resposta da Tensão do capacitor flutuante C_1 e do sinal de controle ao inserir uma perturbação nos comandos dos interruptores S_1 e S_2 no instante $t = 1,48$ s.	99
Figura 50- Resposta da Tensão do capacitor flutuante C_1 em malha aberta ao inserir uma perturbação nos comandos dos interruptores S_1 e S_2 no instante $t = 1,48$ s.	100
Figura 51– Configuração do Filtro L para o conversor FC-FC de cinco níveis conectado a rede.	104
Figura 52– Sistema simplificado utilizado para calcular a ondulação na tensão de barramento.	105
Figura 53 – Esquemático do sensor hall de tensão LV-20-P.	107
Figura 54 –Imagem do sensor hall de corrente LA-55-P.	108
Figura 55 – Layout placa de condicionamento de sinais.	109
Figura 56 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal dos sensores para o <i>DSP</i>	110
Figura 57 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal do <i>DSP</i> para os <i>drivers</i>	111
Figura 58 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal de erro dos <i>drivers</i>	112
Figura 59 – Distribuição dos componentes da placa de potência de um braço do conversor FC-FC.	113
Figura 60 – Layout do <i>bottom layer</i> da placa de potência de um braço do conversor FC-FC.	113

Figura 61 – Layout do <i>Top layer</i> da placa de potência de um braço do conversor FC-FC.....	114
Figura 62– Diagrama de blocos do sistema de controle do conversor FC-FC conectado a rede.	116
Figura 63– Diagrama mostrando a estratégia de controle e todas as malhas do conversor FC-FC conectado a rede.	117
Figura 64 – Circuito equivalente para modelagem da corrente de saída do conversor.	119
Figura 65 – Circuito equivalente para modelagem da planta de tensão total do barramento cc.	121
Figura 66 – Esquemático do circuito <i>anti-aliasing</i> utilizado.	123
Figura 67 – Diagrama de malha do controle digital da corrente de saída.	124
Figura 68 – Diagrama de bode da planta de corrente com ganhos, do controlador e da planta de corrente controlada, quando $L_r \text{ min.}$	125
Figura 69 – Diagrama de malha do controle digital da tensão do barramento cc	127
Figura 70 – Diagrama de bode da planta da tensão de barramento total com ganhos, do controlador e da planta de tensão de barramento total.	127
Figura 71 – Diagrama de blocos do circuito <i>PLL</i> monofásico utilizado.	128
Figura 72- Tensão da rede (V_r), corrente de saída do conversor (i_o), a ação de controle da malha de corrente (C_{i_o}) e o sinal de erro da malha de corrente.....	129
Figura 73- Resposta da tensão do barramento cc (V_{CC}), referência do controlador de tensão (V_{CC_ref}), resposta da corrente de saída do conversor (i_o) e ação de controle da malha de tensão do barramento ($C_{v_{cc}}$), após uma redução de -4A na corrente média fornecida pelo painel, no instante $t = 2,00$ s.	131
Figura 74- Resposta da tensão do barramento cc (V_{CC}), referência do controlador de tensão (V_{CC_ref}), resposta da corrente de saída do conversor (i_o) e ação de controle da malha de tensão do barramento ($C_{v_{cc}}$), após um aumento de 4A na corrente média fornecida pelo painel, no instante $t = 2,00$ s.	131
Figura 75 – Circuito de potência de de controle para a simulação dos controladores do conversor FC-FC conectado a rede.	133
Figura 76 – Foto da bancada de teste experimental do protótipo em laboratório.	135
Figura 77 – Esquemático do circuito experimental utilizando carga resistiva e potência nominal.	135
Figura 78 – Esquemático completo do circuito experimental utilizando na execução dos testes do conversor FC-FC conectado a rede de distribuição.....	136
Figura 79 – Tensão de saída do conversor (V_o), tensão dos capacitores flutuantes (V_{C1} e V_{C2}) e corrente de saída (i_o) nos testes dos controladores de tensão dos capacitores flutuantes com carga resistiva. .	137
Figura 80 – a) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de V_{C1} de 200 V para 145 V e a referência de V_{C2} de 200 V para 230 V. b) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de V_{C1} de 145 V para 200 V e a referência de V_{C2} de 230 V para 200 V. c) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de ambos de 160 V para 200 V e 10 s depois a referência de ambos se alteram para 160 V novamente.	138
Figura 81 – Tensão de saída (V_o), tensão da rede (V_r) e a corrente de saída (i_o) com todos os controladores ativados e carga resistiva.....	140
Figura 82 – a) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer uma diminuição na corrente média fornecida pelo painel (i_{pv}), com carga resistiva. b) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer um aumento na corrente média fornecida pelo painel (i_{pv}), com carga resistiva.	141
Figura 83 – Tensão de saída (V_o), tensão da rede (V_r) e a corrente de saída (i_o) com todos os controladores ativados e com o conversor conectado a rede de distribuição.	142
Figura 84 – a) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer uma diminuição na corrente média fornecida pelo painel (i_{pv}), com carga resistiva. b) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer um aumento na corrente média fornecida pelo painel (i_{pv}), com o conversor conectado a rede de distribuição.	143

LISTA DE TABELAS

Tabela 1– Oferta interna de energia elétrica no Brasil em 2016.	29
Tabela 2 - Combinação de interruptores e as respectivas tensões de saída do conversor NPC de três níveis.	36
Tabela 3 - Combinação de interruptores e as respectivas tensões de saída do conversor NPC de cinco níveis.	36
Tabela 4 - Combinação de interruptores e as respectivas tensões de saída do conversor FC de três níveis.	39
Tabela 5 - Combinação de interruptores e as respectivas tensões de saída do conversor FC de cinco níveis.	39
Tabela 6 - Combinação de interruptores e as respectivas tensões de saída do conversor em cascata de ponte completa de cinco níveis.	42
Tabela 7 – Tabela comparando o número de componentes de cada topologia.	46
Tabela 8 – Tabela comparando o número de componentes de cada topologia de conversor multiníveis de cinco níveis.	47
Tabela 9 – Comparação das distorções harmônicas e das perdas entre as modulações <i>PD</i> , <i>POD</i> , <i>APOD</i> e <i>PS</i> para um inversor FC-FC monofásico de cinco níveis.	55
Tabela 10 – Comparação das correntes eficazes nos semicondutores utilizando as modulações <i>PD</i> , <i>POD</i> , <i>APOD</i> e <i>PS</i> para um inversor FC-FC monofásico de cinco níveis.	55
Tabela 11 – Comparação das correntes médias nos semicondutores utilizando as modulações <i>PD</i> , <i>POD</i> , <i>APOD</i> e <i>PS</i> para um inversor FC-FC monofásico de cinco níveis.	55
Tabela 12 - Combinação de interruptores e as respectivas tensões de saída do conversor <i>Full-Bridge Flying capacitor</i> de cinco níveis.	65
Tabela 13 - Etapas de operação em que cada capacitor fornece energia para o barramento cc ou para o capacitor de grameamento do braço complementar	66
Tabela 14 – Parâmetros utilizados na simulação do conversor monofásico FC-FC de cinco níveis com modulação <i>PWM-PS</i>	76
Tabela 15 – Parâmetros utilizados para realizar a simulação de validação do modelo.	88
Tabela 16 – Resultados da razão cíclica dos interruptores S_1 e S_2 de acordo com o valor da variável k_S	90
Tabela 17 – Parâmetros utilizados para projetar o compensador da tensão dos capacitores flutuantes.	91
Tabela 18 – Parâmetros utilizados para o projeto do conversor.	102
Tabela 19 – Esforços de corrente nos semicondutores.	103
Tabela 20 – Parâmetros dos sensores de tensão do projeto do conversor.	107
Tabela 21 – Parâmetros utilizados para projetar os controladores para conectar o conversor FC-FC a rede.	123
Tabela 22 – Parâmetros do controlador ressonante da malha de corrente de saída.	126
Tabela 23 – Parâmetros do controlador PI mais polo da malha de tensão total de barramento.	128
Tabela 24 – Amplitude de tensão das harmônicas medidas da rede e usadas na simulação.	129
Tabela 25 – Comparação entre os parâmetros de qualidade da corrente injetada na rede do conversor e os valores permitidos pela norma NBR 16149.	130
Tabela 26 – Parâmetros de teste utilizados nos experimentos práticos com carga resistiva e para os testes de conexão com a rede de distribuição.	136
Tabela 27 – Comparação entre os parâmetros de qualidade da corrente injetada pelo protótipo na rede e os valores permitidos pela norma NBR 16149.	144
Tabela 28- Tabela verdade para um conversor FC de três níveis, equivalente ao braço A do conversor FC-FC de cinco níveis.	156
Tabela 29- Tabela Verdade para um conversor FC de três níveis, equivalente ao braço B do conversor FC-FC de cinco níveis.	156

LISTA DE SÍMBOLOS E SIGLAS

S_x	Interruptores do conversor flying capacitor
S_x'	Interruptores complementares do conversor flying capacitor
D_x	Diodos em anti-paralelo dos interruptores IGBT
D_x'	Diodos em anti-paralelo dos interruptores IGBT complementares
C_x	Capacitância dos capacitores flutuantes do braço inversor flying capacitor
V_{CC}	Tensão total do barramento cc
n	Número de níveis da tensão de saída do conversor
NPC	Neutral Point Clamper Converter
FC	Flying Capacitor Converter
FC-FC	Full-Bridge Flying Capacitor Converter
CHB	Cascade H-Bridge
CMP	Cascata de Conversores Meia-Ponte
MMC	Modular Multilevel Converter
NPC-NPC	Full-Bridge Neutral Point Clamper Converter
DHT	Distorção Harmônica Total
<i>SHE</i>	Selective Harmonic Elimination
<i>PWM</i>	Pulse Width Modulation
<i>PD</i>	Phase Disposition Modulation
<i>POD</i>	Phase Oposite Disposition Modulation
<i>APOD</i>	Alternating Phase Oposite Disposition Modulation
<i>PS</i>	Phase Shifted Modulation
<i>SVM</i>	Space Vector Modulation
F_{Port}	Frequencia da portadora da modulação <i>PWM</i>
FP	Fator de Potência
$P_{Cond\ IGBT}$	Perdas de condução no transistor <i>IGBT</i>
$P_{Com\ IGBT}$	Perdas de comutação no transistor <i>IGBT</i>
$P_{Cond\ Diodo}$	Perdas de condução no diodo em anti-paralelo do <i>IGBT</i>
$P_{Com\ Diodo}$	Perdas de comutação no diodo em anti-paralelo do <i>IGBT</i>
$I_{S_x,rms}$	Corrente eficaz do interruptor S_x
$I_{S_x,avg}$	Corrente média do interruptor S_x

$I_{D_x,rms}$	Corrente eficaz do interruptor D_x
$I_{D_x,avg}$	Corrente media do interruptor D_x
m_a	Índice de modulação
F_C	Frequencia na carga
C_{G-PV}	Capacitância parasita do painel solar
I_{Noise_PD}	Corrente parasita que circula no painel solar ao usa a modulação PD- <i>PWM</i>
I_{Noise_POD}	Corrente parasita que circula no painel solar ao usa a modulação POD- <i>PWM</i>
I_{Noise_PS}	Corrente parasita que circula no painel solar ao usa a modulação PS- <i>PWM</i>
i_o	Corrente senoidal de saída do conversor
V_o	Tensão de saída do conversor
V_{AN}	Tensão de saída do braço A
V_{BN}	Tensão de saída do braço B
i_{Cx}	Corrente instantânea no capacitor flutuante
$i_{C,rms}$	Corrente rms no capacitor flutuante
I_P	Pico da corrente senoidal de saída do conversor
ΔV_c	Ondulação máxima da tensão sobre o capacitor flutuante
n_{cell}	Número de células de capacitores flutuantes
f_s	Frequencia de chaveamento dos interruptores
Φ	Ângulo entre a corrente de saída e o sinal de referência
F_l	Fator de multiplicação da corrente no capacitor flutuante
F_A	Fator de correção do ângulo de defasagem
F_{CK}	Fator de multiplicação do valor da capacitância do capacitor de grampeamento
φ	Frequencia angular da corrente de saída do conversor
D_{Sx}	Razão cíclica do interruptor IGBT
D_{Dx}	Razão cíclica do diodo em antiparalelo do interruptor IGBT
f_o	Frequencia da tensão de saída do conversor
i_{Sx}	Corrente instantânea do interruptor S_x
Δd_s	Ação de controle da razão cíclica dos interruptores
V_{Cx}	Tensão no capacitor flutuante
I_{p_min}	Pico Mínimo da corrente de saída
I_{p_max}	Pico Máximo da corrente de saída
H_{vc}	Ganho sensor de tensão

k_{aa}	Ganho do filtro <i>anti-aliasing</i>
F_a	Frequência de amostragem
G_{VC}	Planta de tensão do capacitor flutuante pela razão cíclica
C_{VC}	Controlador de tensão do capacitor flutuante
P_o	Potência de saída do conversor
ΔV_{io}	Ondulação da corrente nos indutores
L_F	Indutância do filtro de saída
I_{CB}	Corrente instantânea do capacitor de barramento
C_B	Capacitância do capacitor de barramento
ΔV_{CB}	Ondulação da tensão de barramento
R_M	Resistor de medição dos sensores
DSP	<i>Digital Signal Processor</i>
PLL	<i>Phase Locked Loop</i>
G_i	Planta da corrente de saída pela razão cíclica
C_i	Controlador da corrente de saída
H_i	Ganho do sensor de corrente
$MPPT$	<i>Maximum Power Point Tracker</i>
L_r	Indutância da rede de distribuição
R_r	Resistência da rede de distribuição
R_F	Resistência do filtro de saída
V_r	Tensão da rede de distribuição
G_{vcc}	Planta da tensão de barramento pela corrente de saída
C_{vcc}	Controlador da tensão do barramento cc
H_{vcc}	Ganho da tensão do barramento cc

SUMÁRIO

1	INTRODUÇÃO	28
1.1	OBJETIVO GERAL	32
1.2	ESTRUTURA DO TRABALHO	32
1.3	ARTIGO PUBLICADO EM CONFERÊNCIA	33
2	CONVERSORES MULTINÍVEIS EM TENSÃO	34
2.1	CONCEITO E HISTÓRICO	34
2.2	TOPOLOGIAS	35
2.2.1	Conversor com Diodos de Grampeamento	35
2.2.2	Conversor com Capacitores de Grampeamento	37
2.2.3	Estrutura Baseada em Cascata de Conversores Ponte Completa	41
2.2.4	Estrutura Baseada em Cascata de Conversores Meia-Ponte	42
2.2.5	Conversor Modular Multinível	43
2.2.6	Conversores Híbridos	44
2.2.7	Comparação Entre as Topologias Empregando Alimentação Simétrica	46
2.3	ESTRATÉGIAS DE MODULAÇÃO	48
2.3.1	Modulação com Portadoras Dispostas em Fase (<i>Phase Disposition – PD</i>)	49
2.3.2	Modulação com Portadoras Dispostas em Oposição Fase (<i>Phase Opposition Disposition – POD</i>)	50
2.3.3	Modulação Com as Portadoras Dispostas em Oposição Alternada de Fase (<i>Alternative Opposition Disposition – APOD</i>)	51
2.3.4	Modulação Com as Portadoras Dispostas com Deslocamento de Fase (<i>Phase Shifted – PS</i>)	52
2.3.5	Comparação Entre as Modulações	54
2.4	CONCLUSÕES DO CAPÍTULO	57
3	ANÁLISE DO INVERSOR MONOFÁSICO COM CAPACITORES DE GRAMPEAMENTO EM PONTE COMPLETA	58
3.1	ANÁLISE DOS ESTADOS DE COMUTAÇÃO	58
3.1.1	Primeira Etapa de Operação	58
3.1.2	Segunda Etapa de Operação	59
3.1.3	Terceira Etapa de Operação	59
3.1.4	Quarta Etapa de Operação	59
3.1.5	Quinta Etapa de Operação	59
3.1.6	Sexta Etapa de Operação	60
3.1.7	Sétima Etapa de Operação	60
3.1.8	Oitava Etapa de Operação	61
3.1.9	Nona Etapa de Operação	61

3.1.1	Décima Etapa de Operação	61
3.1.11	Décima Primeira Etapa de Operação	62
3.1.12	Decima Segunda Etapa de Operação	62
3.1.13	Décima Terceira Etapa de Operação	63
3.1.14	Décima Quarta Etapa de Operação	63
3.1.15	Décima Quinta Etapa de Operação	64
3.1.16	Décima Sexta Etapa de Operação	64
3.2	ANÁLISE DA CARGA DOS CAPACITORES DE GRAMPEAMENTO	65
3.3	ANÁLISE DA TENSÃO DE SAÍDA DO CONVERSOR	66
3.4	CÁLCULO DOS CAPACITORES DE GRAMPEAMENTO	67
3.4.1	Comparações dos Resultados das Simulações e dos Métodos de Cálculo dos Capacitores Flutuantes.....	70
3.5	CÁLCULO DOS VALORES MÉDIO E EFICAZ DE CORRENTE NOS SEMICONDUTORES	72
3.5.1	Cálculo das Correntes Média e Eficaz para os Interruptores.....	73
3.5.2	Cálculo das Correntes Média e Eficaz para os Diodos.....	74
3.6	FUNCIONAMENTO DO CONVERSOR FC-FC COM MODULAÇÃO <i>Phase Shift</i>	76
3.7	CONCLUSÕES DO CAPÍTULO	79
4	MODELAGEM E CONTROLE DA TENSÃO NOS CAPACITORES DE GRAMPEAMENTO	82
4.1	REVISÃO DA LITERATURA	82
4.2	ANÁLISE DO BALANÇO DA TENSÃO NOS CAPACITORES	84
4.3	CONTROLE PARA BALANCEAR A TENSÃO NOS CAPACITORES	85
4.3.1	Proposta da Estratégia de Controle.....	86
4.3.2	Modelagem Em Pequenos Sinais	86
4.3.3	Influência do Sentido da Corrente de Saída do Conversor.....	90
4.4	PROJETO DO CONTROLADOR	91
4.5	SIMULAÇÃO DO CONTROLADOR	94
4.6	CONCLUSÕES DO CAPÍTULO	100
5	PROJETO E IMPLEMENTAÇÃO DO CONVERSOR	102
5.1	ESCOLHA DOS SEMICONDUTORES	102
5.2	ESCOLHA DO DISSIPADOR	103
5.3	ESCOLHA DOS CAPACITORES DE GRAMPEAMENTO	103
5.4	PROJETO DO FILTRO DE SAÍDA L	104
5.5	PROJETO DOS CAPACITORES DE BARRAMENTO	105
5.6	SENSORES DE TENSÃO	106
5.7	SENSOR HALL DE CORRENTE.....	107
5.8	LAYOUT DA PLACA DE CONDICIONAMENTO	108

5.9	LAYOUT DA PLACA DA PLACA DE POTÊNCIA	112
5.10	CONCLUSÕES DO CAPÍTULO	114
6	MODELAGEM E CONTROLE DO CONVERSOR FC-FC CONECTADO A REDE DE DISTRIBUIÇÃO	116
6.1	MODELAGEM DO CONVERSOR FC-FC CONECTADO A REDE.....	118
6.1.1	Modelagem da Planta de Corrente $i_o (s) / d (s)$	118
6.1.2	Modelagem da Planta de Tensão Total de Barramento $v_{cc} (s) / i_o (s)$	120
6.1.3	Modelagem do Modulador <i>PWM</i>	122
6.1.4	Modelagem do Filtro <i>Anti Aliasing</i>	122
6.2	Projeto dos Controladores	123
6.2.1	Projeto do Controlador de Corrente de Saída	124
6.2.2	Projeto do Controlador da Tensão de Barramento	126
6.3	CIRCUITO DE SINCRONISMO COM A REDE DE DISTRIBUIÇÃO	128
6.4	SIMULAÇÃO	129
6.5	CONCLUSÕES DO CAPÍTULO	132
7	RESULTADOS EXPERIMENTAIS.....	134
7.1	EXPERIMENTOS UTILIZANDO CARGA RESISTIVA	137
7.1.1	Testes do Controlador da Tensão dos Capacitores Flutuantes.....	137
7.1.2	Testes do Controlador de Corrente e da Tensão Total do Barramento cc	139
7.2	EXPERIMENTOS REALIZANDO A CONEXÃO COM A REDE DE DISTRIBUIÇÃO	141
7.3	CONCLUSÕES DO CAPÍTULO	144
8	CONCLUSÃO	146
	REFERÊNCIAS	150
	ANEXO I- MÉTODO DE BALANÇO DA TENSÃO DOS CAPACITORES POR SELETIVIDADE	154

1 INTRODUÇÃO

Com o aumento do consumo de energia elétrica nos últimos anos, busca-se novas fontes de energias para agregar robustez ao sistema e em paralelo surge a preocupação em diminuir a dependência da energia elétrica proveniente da queima de combustíveis fósseis. Assim, as energias renováveis surgem como uma possível solução. Definem-se como energias renováveis aquelas cujas fontes não se esgotam, diferentemente dos combustíveis fósseis que necessitam de milhares de anos para se formar. Na atualidade, as energias renováveis são um dos fatores mais importantes para o futuro da humanidade. Ao mesmo tempo em que se busca ampliar a oferta de energia a baixo custo, cresce também a preocupação com sustentabilidade e com o meio ambiente [1].

Países como Brasil e Estados Unidos se comprometeram a reduzir significativamente a participação dos combustíveis fósseis na geração de eletricidade até 2030. No lado brasileiro, além de zerar o desmatamento ilegal e reflorestar uma área de 12 milhões de hectares, a promessa é de aumentar a fatia das energias renováveis, com geração a partir de usinas eólicas, solares e biocombustíveis, que deverá ficar entre 28% e 33% da matriz [2]. A expressiva participação da energia hidráulica e o uso representativo de biomassa na matriz energética brasileira proporcionam indicadores de emissões de CO₂ bem menores que a média e dos países desenvolvidos. Com o aumento das energias renováveis, esse indicador pode reduzir ainda mais [3].

A Tabela 1 mostra um comparativo da oferta interna de energia elétrica no Brasil em 2015 e 2016, segundo a Resenha Energética Brasileira [2]. Em 2016, as fontes renováveis chegaram a 81,7% de participação na matriz energética brasileira, com um aumento de 6% se comparado a 2015. Como pode-se observar, a energia proveniente das hidroelétricas ainda é a principal fonte de geração de energia elétrica no país, representando 61,5% de toda a geração. A produção de eletricidade a partir da fonte eólica alcançou 33,49 TWh em 2016, um aumento de quase 55% se comparado com os números de 2015. A energia solar, uma energia renovável com grande potencial de crescimento, ainda é pouco utilizada no Brasil representando apenas 0,014% de toda a matriz energética [2].

O Brasil, localizado na sua maior parte na região intertropical, possui grande potencial para o aproveitamento da energia solar durante todo o ano, tanto em sistemas de aquecimento de água, quanto em sistemas solares fotovoltaicos isolados ou interligados à rede elétrica.

Tabela 1– Oferta interna de energia elétrica no Brasil em 2016.

ESPECIFICAÇÃO	GWh		16/15 %	Estrutura (%)	
	2015	2016		2015	2016
HIDRÁULICA	359.743	380.911	5,9	58,4	61,5
BAGAÇO DE CANA	34.163	35.236	3,1	5,5	5,7
EÓLICA	21.626	33.489	54,9	3,5	5,4
SOLAR	59	85	44,7	0,010	0,014
OUTRAS RENOVÁVEIS	15.074	15.805	4,8	2,4	2,6
ÓLEO	25.657	12.103	-52,8	4,2	2,0
GÁS NATURAL	79.490	56.485	-28,9	12,9	9,1
CARVÃO	18.856	17.001	-9,8	3,1	2,7
NUCLEAR	14.734	15.864	7,7	2,4	2,6
OUTRAS NÃO RENOVÁVEIS	11.826	11.920	0,8	1,9	1,9
IMPORTAÇÃO	34.422	40.795	18,5	5,6	6,6
TOTAL	615.650	619.693	0,7	100,0	100,0
<i>Dos quais renováveis</i>	<i>465.087</i>	<i>506.320</i>	<i>8,9</i>	<i>75,5</i>	<i>81,7</i>


Fonte: [2]

Em alguns países desenvolvidos, como Japão, Estados Unidos e Alemanha existem mecanismos regulatórios específicos para a utilização de geração fotovoltaica, seja com incentivo financeiro ou fiscal. É assim que a energia solar tem crescido, atingindo a capacidade global de aproximadamente 301 GW instalados [4].

A Alemanha, país com maior geração fotovoltaica do mundo, tem incentivado a utilização de painéis fotovoltaicos para a chamada geração distribuída, onde o próprio consumidor gera a energia que consome, sendo possível devolver para a rede o excedente de energia não utilizado. Isso possibilita o descongestionamento dos sistemas de transmissão e distribuição de energia elétrica. Desta forma, aumenta-se a disponibilidade de energia para o consumidor, sem a necessidade de que esta seja gerada a muitos quilômetros de distância, minimizando as perdas do sistema de distribuição. No entanto, esse conceito de geração distribuída ainda é pouco utilizado no Brasil [5].

Segundo o presidente da Brasil Solair [6], um painel fotovoltaico no Brasil, por implicações geográficas, gera o dobro da energia de um painel na Alemanha, sendo difícil, portanto, a energia fotovoltaica dar errado no Brasil. A Figura 1 mostra um comparativo do atlas de irradiação solar no Brasil e no continente europeu, mostrando a maior irradiação solar no país. A geração de energia a partir de painéis fotovoltaicos ainda possui limitações como elevado custo e baixa eficiência. Investimentos em pesquisa propiciaram grandes progressos nos últimos anos, reduzindo o custo por quilowatt gerado.

Figura 1- Comparação do atlas de irradiação solar no Brasil e na Europa.



Fonte: [7].

Com uma projeção de grande crescimento das energias renováveis, surge também a necessidade de sistemas capazes de processarem essa energia. As gerações eólicas e solares atualmente têm alcançado potências da ordem de megawatts, sendo necessário condicionar essa energia a ser “injetada” na rede de distribuição ou transmissão. A aplicação de conversores multiníveis se apresenta atrativa para fazer a conversão da energia nestes casos.

Conversores multiníveis são aqueles que conseguem comutar mais de dois níveis de tensão ou corrente entre os terminais de entrada ou saída (Ou ambos) [8]. Esses equipamentos conseguem realizar e controlar a máxima transferência de energia, obtendo baixas distorções harmônicas, minimizando os esforços dos filtros e entregando a rede uma energia com boa qualidade. Um exemplo da aplicação de um conversor multiníveis trifásico com quatro níveis e grameamento através de diodos em sistemas fotovoltaicos é apresentado em [9]. Neste estudo o autor propõe um conversor multiníveis para controlar a máxima transferência de energia e obter baixa distorção harmônica na conversão da corrente c.c para c.a.

Um dos maiores motivadores do estudo das estruturas multiníveis em tensão é a possibilidade de empregar semicondutores com menor tensão de bloqueio. Estes dispositivos geralmente possuem maior capacidade de corrente e estão a mais tempo no mercado, proporcionando uma maior confiabilidade em relação aos semicondutores de maior tensão [8].

As principais vantagens dos conversores multiníveis em relação à topologia tradicional de dois níveis são:

- Em aplicações de média e alta tensão, consegue processar uma potência maior;
- Redução da tensão de bloqueio sobre os interruptores;
- Menor derivada de tensão sobre a carga, o que possibilita na diminuição do filtro de saída;
- Por possuir um menor conteúdo de harmônicas na forma de onda de saída, é possível reduzir a frequência de chaveamento dos semicondutores, reduzindo as perdas e, conseqüentemente, o tamanho do dissipador.
- Redução da tensão de modo comum, o que é vantajoso em aplicações onde se utiliza o inversor para acionamento de motores.

Além de sistema de geração, os conversores multiníveis também podem ser utilizando em diversas aplicações de alta e baixa potência, como:

- Em linhas de transmissão c.c: essas linhas se tornam vantajosas para transmitir grandes potências por longas distâncias, sendo que os conversores multiníveis surgem como uma ótima opção para processar a energia, realizando a conversão c.c-c.a.
- Acionamento de motores: Estes conversores têm como vantagens o controle da corrente de partida dos motores, controle do torque, permitem a variação da velocidade e o controle de posição, entre outros benefícios.
- Sistemas de processamento de energia: compensadores estáticos síncronos e compensadores estáticos de reativos realizando a compensação série ou paralelo da linha de transmissão.
- Filtros ativos: filtros nos quais são conectados à rede de distribuição, realizando a compensação das harmônicas de tensão (filtro ativo série), ou das harmônicas da corrente (filtro ativo paralelo) ou de ambos (condicionador universal de qualidade de energia –UPQC).
- Veículos e aeronaves elétricas: Utilizado em aplicações como veículos e aeronaves elétricas, no qual deseja-se reduzir o volume do inversor. Os conversores multiníveis possibilitam a redução do filtro de saída, o que o torna atrativo para estas aplicações.

Inicialmente, os conversores multiníveis eram utilizados em média e alta tensão, porém estudos mais recentes [10], [11], [12], [13] mostram que estes inversores também possuem vantagens para aplicações em baixa potência. Estes estudos apresentam que, é possível substituir inversores de dois níveis convencionais por inversores multiníveis, proporcionando um aumento da eficiência, uma redução do volume e do peso do conversor. Estes fatores são desejados em aplicações para veículos elétricos, aeroespacial e módulos fotovoltaicos residenciais.

Apesar dos avanços nas pesquisas dos conversores multiníveis, novas pesquisas devem ser realizadas para aprimorar e difundir o uso destas topologias em aplicações baixa potência, principalmente em módulos fotovoltaicos até 3kW.

1.1 OBJETIVO GERAL

O objetivo geral deste trabalho é realizar o estudo, modelagem e implementação de técnicas de controle para conversores multiníveis com capacitores de grampeamento de baixa potência conectados à rede de distribuição.

A topologia escolhida é de um inversor monofásico em ponte completa de cinco níveis com a topologia com capacitores de grampeamento, realizando a interface entre um arranjo fotovoltaico de baixa potência e a rede de distribuição. O intuito é que esse inversor controle o fluxo de potência ativa entregue a rede, de acordo com a corrente fornecida pelo painel. Além da conexão com a rede, técnicas de controle dos capacitores flutuantes também são analisadas e estudadas, sendo implementada a estratégia de controle mais adequada para a aplicação, apresentando os resultados obtidos.

1.2 ESTRUTURA DO TRABALHO

O trabalho está estruturado nos seguintes capítulos:

No capítulo 2 é feita uma revisão da literatura das principais topologias de inversores multiníveis, apresentando as vantagens e desvantagens de cada uma. Além disso, são mostradas as principais técnicas de modulação por largura de pulso para as topologias multiníveis.

No capítulo 3 é apresentado a análise da topologia FC-FC (*Full-Bridge Flying Capacitor converter*) estudada neste trabalho. As etapas de operação com o respectivo caminho de circulação da corrente, os níveis de tensão sintetizados na saída, o processo de carga e

descarga dos capacitores flutuantes são mostrados. Além disso, são apresentadas metodologias de cálculo para a escolha do capacitor flutuante e os esforços de corrente dos semicondutores.

No capítulo 4 é feita inicialmente uma revisão da literatura das principais técnicas de controle da tensão dos capacitores flutuantes. Em seguida, é apresentada uma análise do balanço das tensões dos capacitores, entendendo como funciona o equilíbrio da tensão neste componente. Uma estratégia de controle para o equilíbrio da tensão dos capacitores flutuantes é proposta e projetada. Por fim, são feitas simulações para validação do projeto.

No capítulo 5 é feita a apresentação das especificações do projeto e as etapas de implementação do projeto físico do conversor. O método de projeto para determinar a capacitância dos capacitores do barramento cc, da capacitância dos capacitores flutuantes e a indutância do filtro L de saída são mostrados nesta parte do trabalho. Além disso, a justificativa dos componentes escolhidos e suas especificações são apresentadas. Por fim, é apresentado o *layout* e os esquemáticos das placas de potência e de condicionamento.

No capítulo 6 é apresentada a estratégia de controle para que o conversor FC-FC faça a interface entre um sistema fotovoltaico e a rede de distribuição. Toda a modelagem das plantas utilizadas no projeto é mostrada, para que possa ser feito o projeto dos controladores. No fim do capítulo uma simulação é feita para validação dos controladores projetados, analisando a qualidade da energia injetada na rede de distribuição.

No capítulo 7 apresenta-se o protótipo implementado em uma bancada de testes e os resultados experimentais obtidos. Os testes realizados são feitos para duas condições: a primeira com carga resistiva e condições nominais de projeto, a segunda com o conversor conectado à rede de distribuição e potência reduzida devido as limitações do transformador utilizado. Na situação na qual o conversor é conectado à rede, houve a necessidade de realizar uma pré-carga nos capacitores do barramento e dos capacitores flutuantes. Para isto, utilizou-se um resistor de carga e duas contatoras para realizar a pré-carga e a conexão na rede.

No capítulo 8 encerra o trabalho com as conclusões e considerações do projeto.

1.3 ARTIGO PUBLICADO EM CONFERÊNCIA

O presente trabalho rendeu uma publicação na Conferência Brasileira de Eletrônica de Potência (COBEP 2017):

MORITZ, R. M. B.; BATSCHAUER, A. L. ***Capacitor Voltage Balancing in a 5-L Full-Bridge Flying Capacitor Inverter***. Conferência Brasileira de Eletrônica de Potência (COBEP), Juiz de Fora. 2017.

2 CONVERSORES MULTINÍVEIS EM TENSÃO

2.1 CONCEITO E HISTÓRICO

As indústrias de componentes usados em eletrônica de potência vêm tentando desenvolver novos dispositivos semicondutores, que suportem tensões e correntes mais elevadas. Observa-se que o avanço dos níveis de tensão e corrente processados pelos semicondutores não é suficiente para acompanhar a elevada potência utilizada pelos conversores. A partir deste problema, foram desenvolvidos novos dispositivos nos últimos anos, visando à melhoria de características como tensão, corrente e frequência, qualificando-os para diferentes aplicações [14].

Alguns semicondutores desenvolvidos recentemente conseguem suportar tensões acima de 12 kV e correntes superiores a 6 kA. A desvantagem desses novos dispositivos é que os mesmos possuem um custo elevado, estão a menos tempo no mercado e, portanto, não possuem uma confiabilidade tão grande [14].

Se uma determinada aplicação exige valores de tensão ou corrente superiores aos que o dispositivo semicondutor escolhido pode suportar, é possível associar componentes, sendo a associação série para elevadas tensões e paralela para elevadas correntes. Esta técnica apresenta alguns problemas como: dificuldade de sincronismo na entrada em condução e bloqueio, variações bruscas de tensão ou corrente nos dispositivos, instabilidade térmica, etc.

Para garantir operações em níveis elevados de tensão ou corrente, buscando uma maior confiabilidade da associação de alguns tipos de interruptores de potência, pode-se recorrer a diversos recursos, tais como associação de conversores estáticos ou associação de células de comutação. Estas opções possibilitam garantir uma melhor distribuição das perdas entre os semicondutores e possibilita obter multiníveis na tensão de saída [15].

Esses conversores são usualmente chamados de conversores multiníveis, podendo ser de tensão, corrente ou de tensão e corrente.

A necessidade de conversores multiníveis pode ser considerada sob dois pontos de vista. Além da limitação tecnológica dos semicondutores comentada anteriormente, há também a melhora em algumas características funcionais, como a maior qualidade das formas de onda de saída, menores perdas de comutação e redução das derivadas de tensão, que reduzem os problemas com compatibilidade eletromagnética.

O estudo dos conversores multiníveis iniciou-se no século passado, entretanto, o conceito de conversores multiníveis não é muito claro e gera dúvidas entre os pesquisadores. Uma das definições propostas é “Um conversor multinível é um conversor que apresenta

múltiplos níveis de tensão ou de corrente bem estabelecidos nos terminais de uma de suas portas e, pelo menos, uma segunda porta (monofásica ou trifásica) cujos terminais comutam entre estes níveis” [8]

A primeira das topologias de conversores multiníveis foi proposta por Backer e Bennister [16] em 1975, apresentando um inversor com células *full-bridge* em cascata, sintetizando oito níveis de tensão na carga.

Em 1980, no Instituto de Tecnologia de Massachusetts, foi desenvolvido o primeiro conversor multinível com grampeamento de tensão através de diodos. A forma de onda sintetizada por este inversor possui três níveis de tensão [17].

O conceito de grampeamento de tensão através de capacitores foi proposto primeiramente por [18] em 1992, com um conversor trifásico de três níveis.

A partir da metade da década de 90 ocorreu um grande crescimento de pesquisas e publicações sobre conversores multiníveis, surgindo diversas topologias, estratégias de modulação e sistemas de controle até nos dias atuais.

2.2 TOPOLOGIAS

2.2.1 Conversor com Diodos de Grampeamento


O inversor com grampeamento através de diodos, também conhecido como inversor NPC (*Neutral Point Clamped*), foi proposto inicialmente por Richard H. Baker, em 1980 [17]. A diferença entre a estrutura de um inversor dois níveis convencional para o conversor NPC é a adição de um par de interruptores e de dois diodos de grampeamento, sendo possível sintetizar três níveis na tensão de saída.

Os níveis de tensão de saída do conversor NPC são obtidos conforme o acionamento dos interruptores, que atuam em pares e de forma complementar, proporcionando diferentes formas de grampeamentos do barramento cc.

Na Figura 2 a) é apresentada a estrutura monofásica NPC de três níveis e na b) é mostrada a estrutura monofásica de cinco níveis. Um conversor de n níveis apresenta um barramento cc com $(n-1)$ capacitores. Cada braço do inversor apresenta $2 \cdot (n-1)$ interruptores e $3 \cdot (n-1) \cdot (n-2)$ diodos de grampeamento.

A Tabela 2 e a Tabela 3 apresentam as combinações de interruptores e as tensões de saída obtidas para o conversor NPC de três níveis e de cinco níveis, respectivamente.

Figura 2 - Conversor NPC monofásico: a) três níveis b) cinco níveis.



Fonte: Produção do Autor.

Tabela 2 - Combinação de interruptores e as respectivas tensões de saída do conversor NPC de três níveis.


Tensão de Saída	S_1	S_2	S_1'	S_2'
$V_{CC} / 2$	1	1	0	0
0	0	1	1	0
$-V_{CC} / 2$	0	0	1	1

Tabela 3 - Combinação de interruptores e as respectivas tensões de saída do conversor NPC de cinco níveis.

Tensão de Saída	S_1	S_2	S_3	S_4	S_1'	S_2'	S_3'	S_4'
$V_{CC} / 2$	1	1	1	1	0	0	0	0
$V_{CC} / 4$	0	1	1	1	1	0	0	0
0	0	0	1	1	1	1	0	0
$-V_{CC} / 4$	0	0	0	1	1	1	1	0
$-V_{CC} / 2$	0	0	0	0	1	1	1	1

A Figura 3 mostram a forma de onda de saída de um inversor NPC de 3 níveis e de 5 níveis, respectivamente, com um índice de modulação de 0,9 e frequência de comutação de 2 kHz.

Figura 3 – Comparação das formas de onda da tensão de saída de um inversor NPC de três e cinco níveis com índice de modulação de 0,9 e frequência de comutação de 2 kHz.



Fonte: Produção do Autor.

Nota-se, que tanto maior o número de níveis da tensão de saída menor é a Distorção Harmônica Total (DHT). Isso permite a redução ou até a eliminação dos filtros de saída dependendo do tipo da carga e da aplicação na qual o inversor é utilizado. Além desta vantagem, este conversor apresenta uma tensão de bloqueio menor sobre os interruptores, se comparado ao inversor convencional de dois níveis. Desta maneira, em alguns casos, é possível operar com tensão de saída elevada sem a necessidade de associar interruptores em série [8].


Os principais problemas desta topologia são: diferentes níveis de tensão aplicados aos diodos de grameamento (quando o número de níveis é maior que três), o desequilíbrio da tensão sobre os capacitores do barramento cc para conversores com mais de 3 níveis e a distribuição desigual das perdas nos semicondutores.

Uma topologia alternativa ao conversor NPC para minimizar os problemas do conversor é apresentada em [19]. Uma nova configuração é apresentada, sem a necessidade de utilizar diodos de grameamentos em série e, além disso, um circuito de grameamento auxiliar é proposto para resolver o problema do grameamento indireto dos interruptores internos

2.2.2 Conversor com Capacitores de Grampeamento

O conversor com capacitores de grameamento, também conhecido como conversor com capacitores flutuantes (*Flying Capacitor-FC*), utiliza capacitores para realizar o grameamento da tensão, diferentemente do NPC, que utiliza diodos. Na Figura 4 a) é apresentada a estrutura de três níveis do conversor com capacitores de grameamento e na Figura 4 b) é mostrada a topologia de cinco níveis.

Figura 4 - Conversor *Flying Capacitor* monofásico: a) três níveis b) cinco níveis.



Fonte: Produção do Autor.

Similar ao conversor NPC, o inversor FC pode sintetizar n níveis na tensão de saída, sendo formado por: $(n-1)$ capacitores de barramento, $2 \cdot (n-1)$ interruptores e $(n-1) \cdot (n-2)/2$ capacitores de grampeamento

Na versão de três níveis, a tensão de saída $V_{CC}/2$ é obtida com os interruptores S_1 e S_2 conduzindo e S_1' e S_2' bloqueados. A tensão de saída nula pode ser obtida por duas combinações: S_1 e S_1' conduzindo e os demais interruptores bloqueados, além de S_2 e S_2' fechados e S_1 e S_1' bloqueados. A Tabela 4 e a Tabela 5 apresentam todas as combinações de chaveamento dos interruptores do conversor FC de três níveis e de cinco níveis, respectivamente.

Uma vantagem da topologia FC em relação ao conversor com grampeamento por diodo é o fato de o grampeamento da tensão em todos os interruptores ser de forma direta, evitando sobretensão nos semicondutores internos.

A quantidade de capacitores de grampeamento cresce exponencialmente com o número de níveis sintetizado pelo conversor, se forem utilizados capacitores com especificação de tensão igual à dos interruptores, sendo uma desvantagem desta topologia.

Tabela 4 - Combinação de interruptores e as respectivas tensões de saída do conversor FC de três níveis.

Tensão de Saída	S_1	S_2	S_1'	S_2'
$V_{CC}/2$	1	1	0	0
0	0	1	1	0
0	1	0	0	1
$-V_{CC}/2$	0	0	1	1

Tabela 5 - Combinação de interruptores e as respectivas tensões de saída do conversor FC de cinco níveis.

Tensão de Saída	S_1	S_2	S_3	S_4	S_1'	S_2'	S_3'	S_4'
$V_{CC}/2$	1	1	1	1	0	0	0	0
$V_{CC}/4$	0	1	1	1	1	0	0	0
$V_{CC}/4$	1	0	1	1	0	1	0	0
$V_{CC}/4$	1	1	0	1	0	0	1	0
$V_{CC}/4$	1	1	1	0	0	0	0	1
0	0	0	1	1	1	1	0	0
0	0	1	0	1	1	0	1	0
0	0	1	1	0	1	0	0	1
0	1	0	0	1	0	1	1	0
0	1	0	1	0	0	1	0	1
0	1	1	0	0	0	0	1	1
$-V_{CC}/4$	0	0	0	1	1	1	1	0
$-V_{CC}/4$	0	0	1	0	1	1	0	1
$-V_{CC}/4$	0	1	0	0	1	0	1	1
$-V_{CC}/4$	1	0	0	0	0	1	1	1
$-V_{CC}/2$	0	0	0	0	1	1	1	1

Outra vantagem dos conversores com grampeamento através de capacitores em relação ao inversor NPC é a maior quantidade de estados de operação que resultam na mesma tensão de saída, os quais são chamados de estados redundantes. Estes estados redundantes permitem emprego de técnicas que equilibrem a tensão nos capacitores de barramento sem o aumento da distorção harmônica da tensão de saída. Além disso, a existência de estados de condução redundantes para sintetizar a tensão de saída, faz com que o conversor FC possua uma maior versatilidade para controlar a tensão nos capacitores de grampeamento do que o conversor NPC para controlar a tensão dos capacitores do barramento cc. [20]

Apesar das suas vantagens, a topologia *Flying Capacitor* não teve sucesso na indústria em razão da sua maior complexidade se comparado ao NPC. Isso se deve a fatores como a pré-carga dos bancos de capacitores e o “*start-up*” do conversor. Fatores de custo e volume também pesaram na preferência pelo inversor com diodos de grampeamento. A técnica de modulação adotada e a frequência de comutação do conversor interferem diretamente no tamanho dos capacitores, assim como, o aumento significativo no número de capacitores [20].


Outra dificuldade dessa topologia está ligada a transferência de potência ativa para a carga. Em aplicações como acionamento de motores, onde a transferência de potência ativa é elevada, o conversor FC apresenta grande oscilação da tensão sobre os capacitores, sendo refletida na tensão fornecida para a carga, aumentando a distorção harmônica.

Uma topologia que combina as vantagens das topologias dos conversores NPC e FC foi abordada por [21]. Com essa topologia, as flutuações de tensão dos capacitores que compõem o barramento são reduzidas e todos os dispositivos semicondutores são submetidos aos mesmos níveis de tensão reversa, mesmo considerando as indutâncias parasitas presentes no circuito.

Em [22] é apresentado uma topologia híbrida baseada em conversores *Flying Capacitor* ponte completa em cascata, sendo possível sintetizar 13 níveis na tensão de saída. Este inversor é formado por dois módulos de cinco níveis com diferentes tensões de barramento. Desta maneira se reduz o número de interruptores e de capacitores, se comparado a topologia convencional do conversor com capacitores de grampeamento de treze níveis.

A Figura 5 apresenta a topologia de um conversor *Full-Bridge Flying Capacitor* (FC-FC) de cinco níveis. Esta estrutura é obtida através de dois conversores FC de três níveis em paralelo, sintetizando cinco níveis entre os pontos O e M. Esse arranjo diminui o número de capacitores de grampeamento e de capacitores do barramento cc, diminuindo volume e custo do conversor. A desvantagem desta topologia é o complexo controle da tensão sobre os capacitores de grampeamento e a tensão sobre os interruptores que é maior se comparado a topologia convencional do FC.

Figura 5 - Conversor *Full-Bridge Flying Capacitor* (FC-FC) monofásico de cinco níveis.




Fonte: Produção do Autor.

2.2.3 Estrutura Baseada em Cascata de Conversores Ponte Completa

O conversor cascata com ponte completa (*Cascaded H-Bridge-CHB*) é formado pela associação de células em ponte completa. Cada célula é composta por uma fonte de tensão e um arranjo com quatro interruptores em ponte, podendo sintetizar três níveis na tensão de saída. Um conversor simétrico com n níveis é formado por $(n-1)/2$ células. A fonte de tensão de cada célula deve ser isolada em relação às fontes das outras células. A Figura 6 apresenta a topologia de um conversor em cascata de ponte completa monofásico de cinco níveis de tensão de saída. A Tabela 6 apresenta as combinações de interruptores e as respectivas tensões na carga para a estrutura de cinco níveis.

Uma vantagem de utilizar o conversor de ponte completa é a tensão sobre os interruptores, que é limitada pela tensão de alimentação de cada célula. Isso evita a utilização de vários interruptores em série, minimizando problema de sobretensão nos semicondutores. Outra característica importante do conversor em cascata de ponte completa é que o mesmo permite a aplicação das principais técnicas de modulação conhecidas, diferente das topologias apresentadas anteriormente. [8]

Figura 6 – Conversor cascata com ponte completa monofásico de cinco níveis.



Se comparado aos conversores FC e NPC, o inversor CHB necessita de menos componentes para um mesmo número de níveis. Sua estrutura modular permite a obtenção de diferentes tensões de operação na saída utilizando uma estrutura padrão de célula. [23]

As principais desvantagens desta topologia são o elevado número de fontes isoladas e a complexidade de se realizar acionamentos bidirecionais com este conversor. [8]

Tabela 6 - Combinação de interruptores e as respectivas tensões de saída do conversor em cascata de ponte completa de cinco níveis.


Tensão de Saída	S_{11}	S_{12}	$S_{11'}$	$S_{12'}$	S_{21}	S_{22}	$S_{21'}$	$S_{22'}$
$V_{CC}/2$	1	0	0	1	1	0	0	1
$V_{CC}/4$	1	0	0	1	1	1	0	0
$V_{CC}/4$	1	0	0	1	0	0	1	1
$V_{CC}/4$	1	1	0	0	1	0	0	1
$V_{CC}/4$	0	0	1	1	1	0	0	1
0	1	1	0	0	1	1	0	0
0	1	1	0	0	0	0	1	1
0	0	0	1	1	1	1	0	0
0	0	0	1	1	0	0	1	1
0	1	0	0	1	0	1	1	0
0	0	1	1	0	1	0	0	1
$-V_{CC}/4$	0	1	1	0	1	1	0	0
$-V_{CC}/4$	0	1	1	0	0	0	1	1
$-V_{CC}/4$	1	1	0	0	0	1	1	0
$-V_{CC}/4$	0	0	1	1	0	1	1	0
$-V_{CC}/2$	0	1	1	0	0	1	1	0

2.2.4 Estrutura Baseada em Cascata de Conversores Meia-Ponte

Esta topologia baseada em cascata de conversores meia ponte (CMP) foi proposta por Waltrich e Barbi [24]. Cada módulo é composto por dois conversores meia ponte conectados de forma a se opor às fontes de alimentação, sendo possível obter três níveis de tensão na saída do conversor, como mostra a Figura 7.

Esta topologia é muito similar a estrutura baseada em cascata de conversores ponte completa, entretanto o conversor proposto por Waltrich e Barbi necessita do dobro de fontes isoladas. A vantagem desta topologia é que as fontes processam a metade da energia, se comparado ao conversor CHB. Outra característica importante é que o conversor baseado em cascata de células do tipo meia-ponte apresenta ondulação de tensão na frequência da tensão fundamental de saída. O conversor multiníveis que emprega cascata de conversores do tipo ponte completa, por sua vez, possui ondulação de tensão em uma frequência que é o dobro da frequência fundamental de saída.

Figura 7 - Estrutura em cascata de conversores meia ponte monofásico de cinco níveis.




2.2.5 Conversor Modular Multinível

O Conversor Modular Multinível (*Modular Multilevel Converter – MMC*) foi introduzido na década passada por Lesnicar e Marquardt [25]. Esta topologia emprega pares de conversores meia-ponte associados em cascata, sendo conectados em dupla-estrela. Devido a sua estrutura modular, o conversor MMC é adequado para aplicações de alta tensão e alta potência, como sistemas de geração de energia eólica e linhas de transmissão de energia elétrica em corrente contínua. A Figura 8 apresenta a estrutura de um conversor modular multinível monofásico de três níveis.

O inversor modular multinível é formado pela associação série de $2 \cdot (n-1)$ submódulo de conversores meia-ponte, sendo n o número de níveis da tensão de saída do conversor. Cada submódulo é composto por dois interruptores, dois diodos e um capacitor. O número de submódulos pode ser reduzido pela metade mantendo o número de níveis de saída com a utilização do esquema de modulação $(2 \cdot n+1)$.

Figura 8 - Estrutura de um conversor modular multinível monofásico de três níveis com a modulação $2^{(n-1)}$.



Fonte: Produção do Autor.

Dentre as principais vantagens do conversor MMC pode-se citar: permite a expansão e operação da estrutura para n níveis de tensão, permitindo a aplicação em vários setores; redundância nos vetores de tensão se saída do conversor; construção modular, implicando na redução do custo de fabricação, sendo fácil a manutenção e troca do módulo. As desvantagens desta topologia estão ligadas a complexidade das várias malhas de controle e a necessidade da pré-carga dos capacitores dos submódulo.

2.2.6 Conversores Híbridos

Na última década, uma nova classe de conversores multiníveis vem sendo estudada no meio acadêmico [8], [26], [27], [28]. Essas topologias são chamadas de conversores multiníveis híbridos. Em geral, estes conversores são formados pela associação em cascata de uma ou mais topologias diferentes, sintetizando os níveis necessários para a carga. Além de topologias diferentes, os inversores híbridos podem ser formados por: cascata de células com frequência e estratégias de comutação diferentes, cascata de células com tecnologia de semicondutores diferentes e cascata de células com diferentes tensões de barramento [20].

Os conversores que empregam níveis de tensão de entrada distintos geralmente são conhecidos como assimétricos, enquanto os de tecnologia e topologia diferentes são chamados

de híbridos. Porém, devido à grande gama de combinações possíveis com as opções apresentadas, nem sempre a classificação do conversor é imediata.

As vantagens da associação de diferentes conversores variam de acordo com cada topologia híbrida proposta. Como por exemplo, no caso de diferentes tensões de alimentação dos módulos do conversor, é possível sintetizar um número maior de níveis de tensão de saída com um menor número de fontes isoladas.

Figura 9 - Exemplo genérico de uma estrutura multinível híbrida com diferentes células monofásicas em cascata.





Figura 10 - Exemplo genérico de uma estrutura multinível híbrida com células monofásicas e uma célula trifásica.



Um exemplo genérico de uma estrutura multinível híbrida com diferentes células monofásicas em cascata é apresentada na Figura 9. A obtenção de novos conversores pode ser realizada associando conversores que sintetizam uma quantidade distinta de níveis em suas saídas.

Outra forma de se obter estruturas multiníveis é através da associação em cascata de uma célula trifásica com células monofásicas, como mostrada na Figura 10. Este tipo de estrutura geralmente possui um número menor de fontes de corrente contínua, se comparada com as estruturas compostas apenas de conversores monofásicos.

Topologias de conversores multiníveis híbridos não tão convencionais podem ser obtidas através da associação de dois conversores trifásicos, utilizando elementos magnéticos como indutores e transformadores, entre outras opções [8].

2.2.7 Comparação Entre as Topologias Empregando Alimentação Simétrica

A Tabela 7 apresenta os conversores apresentados, comparando o número de interruptores, diodos, capacitores e o número de fontes de cada conversor.

A Tabela 8 mostra uma comparação entre o número de componentes das principais topologias multiníveis monofásicas de cinco níveis apresentadas, além da estrutura alvo deste trabalho que é o conversor *Full-Bridge Flying Capacitor* (FC-FC).

Tabela 7 – Tabela comparando o número de componentes de cada topologia.

Conversor	Interruptores	Diodos de Grampeamento	Capacitores	Fontes
NPC	$2 \cdot (n-1)$	$(n-1) \cdot (n-2)$	$(n-1)$	1
FC	$2 \cdot (n-1)$	0	$(n-1) \cdot (n-2) / 2 + (n-1)$	1
FC-FC	$2 \cdot (n-1)$	0	$(n-2)$	1
NPC-NPC	$2 \cdot (n-1)$	$(n-1) \cdot (n-3)$	$(n-1) / 2$	1
CHB	$2 \cdot (n-1)$	0	$(n-1) / 2$	$(n-1) / 2$
CMP	$2 \cdot (n-1)$	0	$(n-1)$	$(n-1)$
MMC	$4 \cdot (n-1)$	0	$2 \cdot (n-1)$	1

O conversor NPC tem como característica a adição de diodos de grampeamento a estrutura enquanto o conversor FC apresenta um grande número de capacitores e as topologias CHB e CMP o aumento do número de fontes isoladas, na medida em que aumenta os níveis da tensão de saída.

O conversor MMC, com a modulação $n+1$, apresenta o dobro de interruptores e um número maior de capacitores de barramento se comparado ao NPC, CHB, CMP, FC-FC e NPC-NPC.


As topologias FC-FC e NPC-NPC são derivadas de dois conversores *Flying Capacitor* e NPC em ponte, respectivamente. Estas topologias apresentam um menor número de componentes, contornando o principal problema das topologias FC e NPC convencionais, que são o elevado número de capacitores e diodos de grampeamento. Isso torna esta configuração multinível atrativa, reduzindo volume e custo.

A Figura 11 mostra a quantidade de componentes utilizados em cada topologia em função do número de níveis do conversor. Nota-se, que a topologia FC-FC apresenta um menor número de componentes, na medida em que se aumenta número de níveis da tensão de saída, se comparado os demais conversores.

Tabela 8 – Tabela comparando o número de componentes de cada topologia de conversor multiníveis de cinco níveis.

Conversor	Interruptores	Diodos de Grampeamento	Capacitores	Fontes
NPC	8	12	4	1
FC	8	0	10	1
FC-FC	8	0	3	1
NPC-NPC	8	4	2	1
CHB	8	0	2	2
CMP	8	0	4	4
MMC	16	0	8	1

Figura 11 – Gráfico mostrando a quantidade de componentes utilizados em cada topologia de acordo com a quantidade de níveis.




Fonte: Produção do Autor.

2.3 ESTRATÉGIAS DE MODULAÇÃO

As técnicas de modulação têm como objetivo sintetizar uma tensão na saída do conversor similar ao sinal de referência estabelecido. Diversos esquemas de modulação podem ser empregados para comandar a comutação dos conversores e, nos últimos trinta anos, vários pesquisadores têm direcionado seus esforços na busca de aprimoramentos dos esquemas de modulação existentes ou na descoberta de novos [27].

Figura 12 – Principais Técnicas de modulação para conversores multiníveis em tensão



Fonte: Produção do Autor.

As técnicas de modulação podem ser divididas em duas categorias: técnicas de modulação, que utilizam alta frequência de comutação e baixa frequência de comutação. As técnicas de modulação de baixa frequência mais utilizadas são a modulação por eliminação seletiva de harmônicas (*Selective Harmonic Elimination – SHE*) e a técnica de modulação por

seleção do nível de tensão mais próximo. A modulação de alta frequência mais utilizada é a modulação por largura de pulso (*Pulse Width Modulation – PWM*), a qual é dividida em modulação por largura de pulso com portadoras e a modulação por vetores espaciais (*Space Vector Modulation – SVM*). A Figura 12 mostra o diagrama das principais técnicas de modulação para conversores multiníveis.

A Modulação por Largura de Pulso é a estratégia de modulação mais empregada no comando dos conversores. Esta modulação baseia-se na variação da razão cíclica do sinal de alta frequência que comanda os interruptores, tendo como objetivo, no caso dos conversores c.c-c.a, gerar na saída do conversor um sinal com conteúdo fundamental de frequência mais baixa, com amplitude e frequência ajustáveis.

A grande dificuldade das técnicas de modulação *PWM* é reduzir a influência das componentes harmônicas indesejáveis, sem aumentar significativamente o número de comutações.

A seguir são apresentadas as principais técnicas de modulação *PWM*, que são amplamente empregadas e difundidas na eletrônica de potência.

2.3.1 Modulação com Portadoras Dispostas em Fase (*Phase Disposition – PD*)


Nesta modulação as portadoras (geralmente triangulares ou dente de serra) são dispostas em fase, possuindo a mesma amplitude e valores médios diferentes. Os sinais de comando são obtidos através da comparação do sinal de referência com uma das portadoras. Se o sinal de referência é maior que o da respectiva portadora, o interruptor é mantido conduzindo e, se o sinal de referência é inferior ao da portadora, o interruptor permanece bloqueado.

Esta modulação é amplamente utilizada nos conversores multiníveis, pois esta estratégia possui uma baixa distorção harmônica e baixas perdas de comutação.

Nesta estratégia, a harmônica mais significativa está concentrada na frequência da portadora, contudo essa componente não aparece nas tensões de linha. Além disso, a modulação *PD* garante somente harmônicas ímpares [27].

O número de portadoras é definido por $n-1$, sendo n a quantidade de níveis da tensão de saída do conversor. A Figura 13 mostra um exemplo de modulação com portadoras dispostas em fase.

Figura 13 – Modulação com as portadoras dispostas em fase (*Phase Disposition – PD*) para um conversor de cinco níveis.



Fonte: Produção do Autor.

2.3.2 Modulação com Portadoras Dispostas em Oposição Fase


(*Phase Opposition Disposition – POD*)

A modulação *PWM* com portadoras dispostas em oposição de fase possui as portadoras com a mesma amplitude e diferentes valores médios, sendo que as portadoras com valores médios menores que zero são defasadas de 180 graus em relação às portadoras com valores médios positivos, como mostrado na Figura 14. Os pulsos de comando são gerados em alta frequência baseado na comparação das portadoras com o sinal de referência. Nesta modulação são necessária $n-1$ portadoras para sua implementação.

A principal diferença entre modulações *POD* e *PD* é em relação à Distorção Harmônica Total (DHT) presente na tensão de linha dos conversores [8].

Apesar das duas modulações proporcionem aproximadamente a mesma DHT na tensão de fase, a modulação com as portadoras em fase possibilita um melhor cancelamento de harmônicas na tensão de linha, proporcionando uma DHT na tensão de linha mais baixa do que a modulação com as portadoras em oposição de fase.

Figura 14 – Modulação com as portadoras dispostas em oposição de fase (*Phase Opposition Disposition–POD*) para um conversor de cinco níveis.




Fonte: Produção do Autor.

2.3.3 Modulação Com as Portadoras Dispostas em Oposição Alternada de Fase (*Alternative Opposition Disposition – APOD*)

A modulação *APOD* (Figura 15) possui características gerais semelhantes às das modulações apresentadas anteriormente, porém neste caso, a defasagem de 180° das portadoras é de uma portadora para a portadora seguinte.

Figura 15 – Modulação com as portadoras dispostas em oposição alternada de fase (*Alternating Phase Opposition Disposition–APOD*) para um conversor de cinco níveis.



Fonte: Produção do Autor


Esta modulação apresenta valores de DHT de tensão de fase praticamente idêntica às modulações anteriores, porém possui uma DHT da tensão de linha menor que a modulação *POD* e maior que a *PD*.

2.3.4 Modulação Com as Portadoras Dispostas com Deslocamento de Fase

(*Phase Shifted – PS*)

Nesta modulação as portadoras são idênticas sendo deslocadas entre si de $360^\circ/(n-1)$, possuindo valores médios e amplitudes iguais. Similar as modulações anteriores, o sinal *PWM* é obtido através da comparação entre as portadoras e o sinal de referência. A Figura 16 apresenta um exemplo da modulação *PWM* com portadoras com deslocamento de fase para um conversor de cinco níveis de tensão de saída. Esta modulação apresenta uma distribuição de perdas equilibrada entre os semicondutores, facilitando cálculo térmico e o projeto de refrigeração do conversor.

Figura 16 – Modulação com as portadoras com deslocamento de fase (*Phase Shifted–PS*) para um conversor de cinco níveis.



Fonte: Produção do Autor.

Outra característica relevante desta modulação é que os interruptores comutam em alta frequência durante todo tempo e proporciona a mesma qualidade na tensão de saída que as modulações anteriores com resultados semelhantes em termos de DHT. A filtragem da tensão de saída produzida com esta modulação se torna mais simples, pois as componentes harmônicas dominantes concentram-se em torno frequência $(n-1) \cdot F_{port}$, sendo F_{port} a frequência das

portadoras. A desvantagem é que o número de comutações é maior, elevando as perdas de comutação.

2.3.5 Modulações Híbridas

A modulação híbrida é sintetizada através de dois ou mais sinais de referência, ou com a adição de sinais em diferentes frequências ao do sinal de referência. Estas modulações impactam diretamente no desempenho do conversor, tentando aprimorar o conversor e reduzir os efeitos indesejados presentes em cada topologia.

Um exemplo de modulação híbrida é apresentado em [8], utilizando uma baixa frequência de comutação para um dos módulos do conversor multinível híbrido, reduzindo as perdas de comutação, sendo possível utilizar semicondutores mais baratos e robustos. Esta metodologia pode ser aplicada com mais do que duas células em cascata, bem como com mais de duas frequências de comutação.

2.3.6 Modulação *Space Vector*

A modulação por vetores espaciais, também conhecida como *SVM (Space Vector Modulation)*, é uma estratégia de modulação *PWM*, que realiza o gerenciamento dos chaveamentos do conversor em função da posição de um vetor espacial de referência. Ao contrário da estratégia tradicional de *PWM*, cuja a modulação é aplicada para cada braço de fase, o princípio da *SVM* baseia-se no conjunto de combinações de chaveamento que a topologia do conversor permite.

Dessa forma, a *SVM* oferece maior grau de liberdade em relação à seleção de interruptores submetidos a conduzir, conseqüentemente, obtém-se uma série de benefícios na operação do conversor. No entanto, para implementação da *SVM*, é necessário o auxílio de processamento computacional para a execução do algoritmo da estratégia de modulação.

A implementação da modulação por vetores espaciais é feita através de três estágios. Primeiro define-se os vetores a serem utilizados para sintetizar no tempo o vetor de referência. Uma das técnicas mais utilizadas está na escolha dos três vetores mais próximos do vetor de referência. O segundo passo é definir o tempo de atuação de cada vetor selecionado. Este tempo corresponde a um valor de tempo dentro do tempo de comutação. O último passo é escolher a sequência dos vetores e estados de comutação, os quais sintetizam os vetores escolhidos.

Com a modulação *SVM* adequada, pode-se obter:

- Redução de conteúdo harmônico na saída do conversor;
- Redução do número de comutações dos interruptores;
- Permite a operação do conversor com menor frequência de chaveamento;
- Permite gerar as tensões de saída através de diversas combinações;
- Redução da tensão de modo comum;
- Resulta em tensões equilibradas na saída do conversor;
- Auxilia na redução das perdas de condução de comutação dos interruptores.

2.3.7 Comparação Entre as Modulações

Para comparar as modulações apresentadas foram realizadas algumas simulações numéricas com o programa de simulação PSIM. Adotou-se o conversor FC-FC de cinco níveis como conversor para as simulações. Vale ressaltar, que a modulação *SVM* não será estudada nesta simulação, pois não é o foco deste trabalho.

A frequência de comutação escolhida foi de 5 kHz, o índice de modulação de 0,90 e a tensão de barramento de 330V. Para o cálculo de perdas foi adotado o interruptor IRGP50B60PD1 através da ferramenta *Database Editor* [29]. A carga RL utilizada para obter os resultados foi um resistor de 16 Ω e um indutor de 4 mH.

Analisando os resultados da Tabela 9 pode-se verificar que todas as modulações possuem aproximadamente o mesmo conteúdo harmônico na tensão de fase, diferindo apenas na frequência onde estão concentradas as componentes harmônicas mais relevantes.

Já em relação a DHT da corrente de carga, a modulação *PS* possui vantagem. Na modulação *Phase Shift* a frequência das harmônicas mais relevantes depende da frequência de comutação e também do número de níveis do conversor, portanto quanto maior o número de níveis do conversor maior a ordem das harmônicas.

Avaliando as perdas de comutação, as modulações com portadoras defasadas pelo seu nível médio (*PD*, *POD*, *APOD*) apresentam perdas semelhantes. Já modulação *PS*, devido ao número de comutações mais elevado, apresenta maiores perdas do que as outras opções de modulação. Em termos de perdas de condução as modulações apresentam resultados muito semelhantes. A Tabela 10 e a Tabela 11 mostram os valores das correntes eficaz e média, respectivamente, nos transistores do conversor.

Tabela 9 – Comparação das distorções harmônicas e das perdas entre as modulações *PD*, *POD*, *APOD* e *PS* para um inversor FC-FC monofásico de cinco níveis.

Parâmetro	<i>PS</i>	<i>PD</i>	<i>APOD</i>	<i>POD</i>
DHT _{Tensão} (%)	33,502	33,477	33,456	33,467
DHT _{Corrente} (%)	1,305	3,692	3,688	3,701
FP	0,9451	0,9447	0,9446	0,9447
P_{Cond} IGBT (W)	67,656	55,952	55,692	55,758
P_{Com} IGBT (W)	6,720	1,728	1,744	1,728
P_{Cond} Diodo (W)	18,792	15,527	15,766	15,748
P_{Com} Diodo (W)	4,776	1,224	1,216	1,224

Tabela 10 – Comparação das correntes eficazes nos semicondutores utilizando as modulações *PD*, *POD*, *APOD* e *PS* para um inversor FC-FC monofásico de cinco níveis.

Parâmetro	<i>PS</i>	<i>PD</i>	<i>APOD</i>	<i>POD</i>
$I_{S1, rms}$ (A)	9,241	6,826	6,826	6,827
$I_{S2, rms}$ (A)	9,240	9,140	9,142	9,143
$I_{S3, rms}$ (A)	9,240	9,142	9,144	9,143
$I_{S4, rms}$ (A)	9,241	6,829	6,829	6,828

Tabela 11 – Comparação das correntes médias nos semicondutores utilizando as modulações *PD*, *POD*, *APOD* e *PS* para um inversor FC-FC monofásico de cinco níveis.


Parâmetro	<i>PS</i>	<i>PD</i>	<i>APOD</i>	<i>POD</i>
$I_{S1, avg}$ (A)	5,881	2,743	2,743	2,743
$I_{S2, avg}$ (A)	5,881	5,543	5,543	5,543
$I_{S3, avg}$ (A)	5,881	5,543	5,546	5,544
$I_{S4, avg}$ (A)	5,884	2,744	2,745	2,744

Observa-se que as modulações *PD*, *APOD* e *POD* não distribuem as correntes de forma igualitária ocasionando perdas diferentes nos transistores. Com as portadoras dispostas com deslocamento de fase, as correntes em todos os interruptores são praticamente iguais. Isso facilita o cálculo de perdas e permite otimizar o projeto do dissipador do conversor.

A Figura 17 apresenta uma comparação da influência da frequência de chaveamento dos interruptores nas perdas de comutação geradas pelas modulações *PS*, *PD*, *APOD* e *POD*. Nota-se, que as perdas de comutação aumentam linearmente com o aumento da frequência de chaveamento. Como comentado anteriormente, a modulação *Phase Shifted* apresenta um maior número de perdas devido a maior quantidade de comutações dos interruptores.


Na Figura 18 é mostrado um gráfico da variação da DHT da corrente de saída em função da frequência de chaveamento dos interruptores para as modulações *PS*, *PD*, *APOD* e *POD*. A curva apresenta um comportamento exponencial, ou seja, há um ponto no qual o aumento da frequência de chaveamento não diminui significativamente a DHT da corrente. Além disso, nota-se que a modulação *PS* possui melhores desempenhos se comparada as modulações *PD*, *APOD* e *POD*.

Figura 17 – Comparação das perdas de comutação nas modulações *PD*, *POD*, *APOD* e *PS* com a variação da frequência de chaveamento dos interruptores.



Fonte: Produção do Autor.

Figura 18 – Comparação da Distorção Harmônica Total da corrente de saída do conversor utilizando as modulações *PD*, *POD*, *APOD* e *PS* em função da variação da frequência de chaveamento dos interruptores.



Fonte: Produção do Autor.

2.4 CONCLUSÕES DO CAPÍTULO

Neste capítulo são mostradas as principais topologias de inversores multiníveis, apontando os prós e os contras de cada uma. As topologias FC-FC e NPC-NPC são derivadas de dois conversores *Flying Capacitor* e NPC em ponte, respectivamente. Estas topologias apresentam um menor número de componentes, contornando o principal problema das topologias FC e NPC convencionais, que são o elevado número de capacitores e diodos de grampeamento.

Na segunda parte do capítulo apresentou-se as principais técnicas de modulação por largura de pulso para conversores multiníveis. As modulators *PWM* apresentadas foram: *PhaseShifted-PS*, *Phase Disposition-PD*, *Phase Opposition Disposition-POD* e *Alternative Opposition Disposition-APOD*.

3 ANÁLISE DO INVERSOR MONOFÁSICO COM CAPACITORES DE GRAMPEAMENTO EM PONTE COMPLETA

Neste Capítulo é apresentada a análise completa do conversor *Full-Bridge Flying Capacitor* (FC-FC) utilizando a modulação com portadoras com deslocamento de Fase (*PS*).

3.1 ANÁLISE DOS ESTADOS DE COMUTAÇÃO

Para a análise dos estados de comutação do inversor FC-FC, algumas simplificações do circuito de potência serão utilizadas:

- Os interruptores são considerados ideais, com quedas de tensão em condução nulas e tempos de comutação desprezíveis;
- As tensões dos barramentos dos inversores são constantes e positivas;
- O tempo morto entre os interruptores de um mesmo braço e os elementos parasitas são desprezados;
- As correntes de carga são constantes para um período de comutação e impostas pela carga;
- Os elementos parasitas dos circuitos são desprezados

O inversor multinível analisado apresenta dezesseis etapas de operação, sendo possível obter cinco valores diferentes na tensão de saída. A representação do nível alto de tensão ao comando dos interruptores, representado por “1”, habilita o interruptor a conduzir. Os interruptores S_x e S_x' (sendo $x = 1,2,3,4$) atuam de forma complementar, ou seja, quando um está habilitado a conduzir o outro está bloqueado e vice-versa. Todas as etapas de operação do conversor serão apresentadas a seguir.

3.1.1 Primeira Etapa de Operação

Na primeira etapa de operação, mostrada na Figura 19 (a), os interruptores S_1 , S_2 , S_4 e S_3' são habilitados a conduzir, sintetizando uma tensão V_{CC} sobre a carga. Nesta etapa o barramento fornece energia para a carga e a corrente nos capacitores é nula.

Quando a corrente de carga é positiva, a corrente circula nos semicondutores S_1 , S_2 , S_4 e S_3' . Com a corrente de carga negativa os diodos D_1 , D_2 , D_4 e D_3 conduzem.

3.1.2 Segunda Etapa de Operação

Na segunda etapa de operação do conversor são comandados os interruptores S_1 , S_2 , S_3 e S_4 . Nesta etapa, o capacitor C_2 pode fornecer ou receber energia da carga dependendo do sentido da corrente de saída. A tensão do capacitor C_2 mantém a tensão de saída do conversor em $V_{CC}/2$.

Caso a corrente de carga seja positiva no período de análise conduzem D_3 , S_1 , S_2 e S_4 . Sendo negativa a corrente circula por D_4 , D_2 , D_1 e S_3 . Esta etapa é apresentada na Figura 19 (b).

3.1.3 Terceira Etapa de Operação

A terceira etapa de operação é mostrada na Figura 19 (c). Os semicondutores comandados a conduzir são S_1 , S_2 , S_4 e S_3 , obtendo uma tensão de $V_{CC}/2$ na saída do conversor. Esta tensão na carga é obtida através da diferença de potencial entre V_{CC} e o capacitor C_2 . Nesta etapa a fonte do barramento cc fornece energia para a carga e carrega o capacitor C_2 quando a corrente de carga é positiva. Com corrente negativa na carga este estado de comutação deixa de ser interessante, pois o capacitor de grampeamento fornece energia ao barramento cc. A corrente circula por S_1 , S_2 , D_4 , C_2 e S_3 quando é positiva e circula por D_3 , C_2 , S_4 , D_2 e D_1 quando é negativa.

3.1.4 Quarta Etapa de Operação

Durante a quarta etapa de operação são habilitados os transistores S_1 , S_2 , S_4 e S_3 . Desta maneira, quando a corrente de saída é positiva, o capacitor C_1 é carregado e a tensão aplicada sobre a carga é de $V_{CC}/2$. Semelhante a etapa anterior, quando a corrente de carga é negativa, o capacitor C_1 se descarrega, fornecendo energia ao barramento cc.


A corrente da carga quando positiva circula por S_1 , C_1 , D_2 , S_4 e S_3 , e quando negativa circula pelos componentes D_1 , D_3 , D_4 , S_2 e C_1 . Esta etapa de operação é apresentada na Figura 19 (a).

3.1.5 Quinta Etapa de Operação

Nesta etapa de operação a tensão aplicada sobre a carga é a mesma que a do capacitor C_1 , sendo $V_{CC}/2$. Os interruptores comandados a conduzir são S_2 , S_1 , S_4 e S_3 . Observa-se que esta etapa é simétrica a segunda etapa de operação do conversor.

Quando a corrente de carga é positiva, a corrente circula nos semicondutores C_1 , S_2 , S_4 e S_3 , S_1 . Com a corrente de carga negativa os diodos C_1 , S_1 , D_3 , D_4 e D_2 conduzem.

Figura 19 – Primeira à quarta etapa de operação do inversor monofásico *Full-Bridge Flying-Capacitor FC-FC* de cinco níveis.



Fonte: Produção do Autor.

3.1.6 Sexta Etapa de Operação

Na sexta etapa de operação (Figura 20 (b)) os interruptores S_1 , S_2 , S_3 e S_4 são acionados, sintetizando uma tensão nula na saída do conversor. Nesta etapa nenhum dos capacitores ou o barramento cc estão fornecendo corrente para a carga.

Com corrente de carga positiva os semicondutores que conduzem são S_1 , S_2 , D_4 e D_3 . Quando a corrente de carga é negativa conduzem os seguintes componentes D_2 , D_1 , S_3 e S_4 .

3.1.7 Sétima Etapa de Operação

Durante a sétima etapa de operação são habilitados os transistores S_1 , S_2 , S_4 e S_3 . Desta maneira a tensão do capacitor C_1 e a tensão do capacitor C_2 se anulam e a tensão aplicada sobre a carga é zero. Para corrente de carga maior que zero o capacitor C_1 é carregado e o capacitor

C_2 é descarregado. Quando a corrente de saída é negativa, o capacitor C_1 fornece energia e o capacitor C_2 é carregado.

Há circulação de corrente nos elementos $S_1, C_1, D_2', S_4', C_2$ e D_3 quando for positiva. No caso da corrente de carga se negativa a circulação de corrente ocorre por $S_2', C_1, D_1', S_3, C_2$ e D_4' .

3.1.8 Oitava Etapa de Operação

A oitava etapa de operação ocorre a circulação de corrente nos capacitores C_1 e C_2 , sendo que o barramento cc fornece energia para ambos. Os transistores comandados a conduzir são S_1, S_2', S_4 e S_3' , obtendo uma tensão nula na carga.

Caso a corrente de carga seja positiva, o capacitor C_1 e C_2 são carregados e o caminho de circulação de corrente pelos componentes é S_1, C_1, D_2' e D_4, C_2 e S_3' . Sendo negativa a corrente circula por $S_2', C_1, D_1, D_3', C_2$ e S_4 . Para corrente de saída negativa ambos os capacitores são descarregados. Este estado de comutação é apresentado na Figura 20 (d).

3.1.9 Nona Etapa de Operação

Esta etapa de operação é similar à oitava, porém são comandados os interruptores complementares, como mostrado na Figura 21 (a). Desta maneira os semicondutores que conduzem são S_1', S_2, S_4' e S_3 . Com corrente carga positiva, esta etapa de operação não é interessante, pois os capacitores descarregam-se fornecendo energia para o barramento cc. No caso da corrente de saída positiva, ambos os capacitores são carregados.


A corrente da carga quando positiva circula por S_3, C_2, D_4', D_2, C_1 e S_1' e quando negativa circula pelos componentes $D_1', C_1, S_2, S_4', C_2$ e D_3 .

3.1.10 Décima Etapa de Operação

Na décima etapa de operação são habilitados os transistores S_1', S_2, S_4 e S_3' . Desta maneira a tensão do capacitor C_1 e a tensão do capacitor C_2 se anulam e a tensão aplicada sobre a carga é zero. Esta etapa é simétrica a 7ª etapa de operação. Desta maneira, quando a corrente de saída é negativa, o capacitor C_1 carrega-se e o capacitor C_2 descarrega-se. Para a corrente de carga positiva ocorre o contrário, C_1 descarrega-se e C_2 carrega-se.

Há circulação de corrente nos elementos C_1, S_2, D_4, C_2, S_3' e D_1' quando for positiva. No caso da corrente de carga se negativa a circulação de corrente ocorre por $D_2, C_1, S_1', D_3', C_2$ e S_4 . Esta etapa é apresentada na Figura 21 (b).

Figura 20 – Quinta à oitava etapa de operação do inversor monofásico *Full-Bridge Flying Capacitor FC-FC* de cinco níveis.



Fonte: Produção do Autor.

3.1.11 Décima Primeira Etapa de Operação

Nesta etapa de operação os interruptores $S_{1'}$, $S_{2'}$, $S_{3'}$ e $S_{4'}$ são acionados, sintetizando uma tensão nula na saída do conversor. Nota-se que esta etapa de operação é complementar a sexta etapa de operação, como mostra a Figura 21 (c).


Com corrente de carga positiva os semicondutores que conduzem são $D_{1'}$, $D_{2'}$, $S_{4'}$ e $S_{3'}$. Quando a corrente de carga é negativa conduzem os seguintes componentes $S_{2'}$, $S_{1'}$, $D_{3'}$ e $D_{4'}$.

3.1.12 Decima Segunda Etapa de Operação

Nesta etapa de operação a tensão aplicada sobre a carga é a mesma que a do capacitor C_1 com polaridade invertida, sendo $-V_{cc}/2$. Os interruptores comandados a conduzir são $S_{1'}$, $S_{2'}$, $S_{3'}$ e $S_{4'}$ de acordo com a Figura 21(d).

Quando a corrente de carga é positiva, C_1 carrega-se e a corrente circula por C_1 , $D_{1'}$, $S_{3'}$, $S_{4'}$ e $S_{2'}$. Quando negativa, C_1 descarrega-se e a corrente circula por C_1 , $D_{2'}$, $D_{4'}$, $D_{3'}$ e $S_{1'}$.

Figura 21 – Nona à decima segunda etapa de operação do inversor monofásico *Full-Bridge Flying Capacitor* FC-FC de cinco níveis.



Fonte: Produção do Autor.

3.1.13 Décima Terceira Etapa de Operação

Na décima terceira etapa de operação são habilitados os transistores S_1' , S_2 , S_4 e S_3 . Com a corrente de saída negativa o capacitor C_1 é carregado e a tensão aplicada sobre a carga é de $-V_{CC}/2$.

A corrente da carga quando positiva circula por S_3 , S_4 , D_2 , C_1 e S_1' e quando negativa circula pelos componentes D_1' , C_1 , S_2 , D_4 e D_3 . Essa etapa de operação é apresentada na Figura 22 (a).

3.1.14 Décima Quarta Etapa de Operação

Esta etapa é similar à terceira etapa de operação. Os semicondutores comandados a conduzir são S_1' , S_2' , S_4' e S_3 , obtendo uma tensão de $-V_{CC}/2$ na saída do conversor. Esta tensão na carga é obtida através da diferença de potencial entre V_{CC} e o capacitor C_2 .

Com corrente de saída negativa, o capacitor C_2 é carregado. A corrente circula por S_3 , C_2 , D_4' , S_2' e S_1' quando é positiva e circula por D_1' , D_2' , S_4' , C_2 e D_3 quando é negativa.

3.1.15 Décima Quinta Etapa de Operação


A Figura 22 (c) apresenta a décima quinta etapa de operação do conversor. São comandados os interruptores S_1' , S_2' , S_3' e S_4' . Nesta etapa o capacitor C_2 está em paralelo com a carga mantendo a tensão de saída do conversor em $-V_{CC}/2$.

Caso a corrente de carga seja positiva no período de análise o capacitor C_2 é carregado e conduzem D_3 , S_1 , S_2 e S_4' . Sendo negativa a corrente circula por D_4' , D_2 , D_1 , e S_3 e o capacitor C_2 descarrega-se. Esta etapa é apresentada na Figura 19 (b).

3.1.16 Décima Sexta Etapa de Operação

Durante a última etapa de operação do conversor são comandados os interruptores S_1' , S_2' , S_3 e S_4 . A tensão aplicada sobre a carga é a do barramento cc com polaridade invertida ($-V_{CC}$). Caso a corrente de carga seja positiva no período de análise conduzem S_3 , S_4 , S_2' e S_1' . Sendo negativa, a corrente circula por D_1' , D_2' , D_4 e D_3 . Esta etapa é apresentada na Figura 22 (d).

Figura 22 – Décima terceira à décima sexta etapa de operação do inversor monofásico *Full-Bridge Flying-Capacitor FC-FC* de cinco níveis.



Fonte: Produção do Autor.

3.2 ANÁLISE DA CARGA DOS CAPACITORES DE GRAMPEAMENTO

Observando as etapas de operação confirma-se a dependência da tensão na carga com a amplitude da fonte V_{CC} . Também fica clara a existência de estados de operação redundantes, ou seja, que aplicam a mesma tensão na carga. Nota-se também que a carga e a descarga dos capacitores de grampeamento dependem diretamente do sentido da corrente de saída e da combinação de interruptores acionados. Para ter uma visão mais clara destes aspectos, apresenta-se na Tabela 12 a tensão aplicada na carga em cada etapa de operação, os interruptores acionados e a informação da carga dos capacitores de grampeamento.

A partir da análise da Tabela 12 e da Figura 23 observa-se que quando a corrente de carga é positiva, o capacitor C_1 é carregado se o interruptor S_1 estiver conduzindo e S_2 bloqueado. Caso contrário este capacitor se descarrega, podendo fornecer energia à carga, ao barramento cc e/ou ao capacitor C_2 . Com a corrente de carga negativa, o capacitor C_1 carrega-se quando o transistor S_1 está bloqueado e S_2 está conduzindo. Neste caso o capacitor C_1 fornece energia com S_1 conduzindo e S_2 bloqueado.

Tabela 12 - Combinação de interruptores e as respectivas tensões de saída do conversor *Full-Bridge Flying capacitor* de cinco níveis.

Etapa	Tensão de Saída	S_1	S_2	S_3	S_4	$i_o > 0$	$i_o < 0$		
1°	V_{CC}	1	1	0	0	-	-	-	-
2°	$V_{CC}/2$	1	1	1	0	-	$C_2 \downarrow$	-	$C_2 \uparrow$
3°	$V_{CC}/2$	1	1	0	1	-	$C_2 \uparrow$	-	$C_2 \downarrow$
4°	$V_{CC}/2$	1	0	0	0	$C_1 \uparrow$	-	$C_1 \downarrow$	-
5°	$V_{CC}/2$	0	1	0	0	$C_1 \downarrow$	-	$C_1 \uparrow$	-
6°	0	1	1	1	1	-	-	-	-
7°	0	1	0	1	0	$C_1 \uparrow$	$C_2 \downarrow$	$C_1 \downarrow$	$C_2 \uparrow$
8°	0	1	0	0	1	$C_1 \uparrow$	$C_2 \uparrow$	$C_1 \downarrow$	$C_2 \downarrow$
9°	0	0	1	1	0	$C_1 \downarrow$	$C_2 \downarrow$	$C_1 \uparrow$	$C_2 \uparrow$
10°	0	0	1	0	1	$C_1 \downarrow$	$C_2 \uparrow$	$C_1 \uparrow$	$C_2 \downarrow$
11°	0	0	0	0	0	-	-	-	-
12°	$-V_{CC}/2$	1	0	1	1	$C_1 \uparrow$	-	$C_1 \downarrow$	-
13°	$-V_{CC}/2$	0	1	1	1	$C_1 \downarrow$	-	$C_1 \uparrow$	-
14°	$-V_{CC}/2$	0	0	1	0	-	$C_2 \downarrow$	-	$C_2 \uparrow$
15°	$-V_{CC}/2$	0	0	0	1	-	$C_2 \uparrow$	-	$C_2 \downarrow$
16°	$-V_{CC}$	0	0	1	1	-	-	-	-

A análise da condição de carga do capacitor C_2 é similar à realizada para o capacitor C_1 . Sendo a corrente de saída do conversor maior que zero, o capacitor C_2 é carregado se o interruptor S_4 estiver conduzindo e S_3 bloqueado. Caso contrário o capacitor está descarregando. Já com corrente de carga negativa, o capacitor C_2 é carregado com o transistor S_3 conduzindo e S_4 bloqueado; e descarrega com S_3 bloqueado e S_4 desbloqueado.

A Tabela 13 mostra resumidamente em quais etapas de operação cada capacitor fornece energia para o barramento cc ou para o outro capacitor de grampeamento do conversor, dependendo do sentido da corrente de carga.

Tabela 13 - Etapas de operação em que cada capacitor fornece energia para o barramento cc ou para o capacitor de grampeamento do braço complementar

i_o	Capacitor	Barramento cc	Capacitor Grampeamento
$i_o > 0$	C_1	9° e 13° Etapas	10° Etapa
	C_2	9° e 14° Etapas	7° Etapa
$i_o < 0$	C_1	4° e 8° Etapas	7° Etapa
	C_2	3° e 8° Etapas	10° Etapa

3.3 ANÁLISE DA TENSÃO DE SAÍDA DO CONVERSOR


Após realizar o estudo da carga dos capacitores em cada etapa de operação, parte-se para a análise da tensão de saída do conversor. Avaliando a tensão de saída do conversor FC-FC para cada braço (Figura 23), chega-se nas seguintes equações:

$$V_{AN} = S_2 V_{C1} + S_1 (V_{CC} - V_{C1}) \quad (3.1)$$

$$V_{BN} = S_4 V_{C2} + S_3 (V_{CC} - V_{C2}) \quad (3.2)$$

Sendo que S_1 , S_2 , S_3 e S_4 assumem valor 1 se o interruptor estiver acionado e valor 0 se o interruptor estiver bloqueado. Cada braço consegue sintetizar 3 níveis na tensão de saída. Além disso, os dois braços do inversor atuam de forma complementar, ou seja, quando os interruptores de um braço estão com a razão cíclica máxima os transistores do outro braço estão com a razão cíclica mínima.

Figura 23 – Pontos de medição da tensão de cada braço e da tensão diferencial do inversor monofásico Full- Bridge Flying-Capacitor de cinco níveis.



Fonte: Produção do Autor.

Desta maneira é possível sintetizar 5 níveis com a tensão diferencial entre os dois braços do conversor. Assim, a tensão de saída é representada por:

$$V_o = V_{AN} - V_{BN} = S_2 V_{C1} + S_1 (V_{CC} - V_{C1}) - S_4 V_{C2} - S_3 (V_{CC} - V_{C2}) \quad (3.3)$$

$$V_o = V_{CC}(S_1 - S_3) + V_{C1}(S_2 - S_1) + V_{C2}(S_3 - S_4) \quad (3.4)$$

3.4 CÁLCULO DOS CAPACITORES DE GRAMPEAMENTO

Na literatura, uma metodologia de projeto dos capacitores flutuantes é proposta em [30]. Esta análise é feita para o pior caso de operação do conversor FC-FC, ou seja, considera-se que durante um período de chaveamento a corrente de saída é constante e possui seu valor máximo. Assim o cálculo dos capacitores de grampeamento pode ser obtido através da equação:

$$C_{1,2} = \frac{I_P}{\sqrt{2} \Delta V_c f_s n_{cell}} \quad (3.5)$$

Sendo:


- I_P : valor de pico da corrente de saída do conversor;
- ΔV_c : ondulação máxima da tensão sobre o capacitor;
- n_{cell} : número de capacitores de conversores FC.

Esta metodologia apresentada tem certas limitações, pois não leva em consideração variáveis importantes como o ângulo de defasagem da corrente de carga e o índice de modulação do conversor.

Outra metodologia para projeto dos capacitores flutuantes utilizando a modulação *PS* é proposta por Bressan em [31], mostrando uma análise da carga e descarga dos capacitores, dimensionando os mesmos a partir deste modelo.

Nesta proposta, a corrente que circula pelos capacitores é calculada a partir do desenvolvimento de uma Dupla Integral de Fourier, que representa o sinal dos interruptores para a modulação *PS*.

Figura 24 – Fator de multiplicação da corrente dos capacitores flutuantes.



Fonte: [31].

Desta maneira consegue-se estabelecer uma relação entre a corrente eficaz que circula nos capacitores e variáveis como: o número de níveis do conversor n , o índice de modulação m_a , a frequência de chaveamento f_s , o ângulo entre a corrente de saída e o sinal de referência Φ , a amplitude máxima da corrente de saída I_P e a ondulação de tensão sobre o capacitor de grampeamento ΔV_c .

Visando a praticidade do projeto dos capacitores flutuantes, o autor apresenta ábacos para facilitar o cálculo de alguns parâmetros.

Logo, o valor para a corrente eficaz é obtido por:


$$i_{C_{rms}} = I_P F_1 \quad (3.6)$$

A capacitância é obtida pela expressão:

$$C_{1,2} = \frac{I_P F_A F_{Ck}}{\Delta V_C} \quad (3.7)$$

Sendo F_1 o fator de multiplicação da corrente no capacitor flutuante obtido através do ábaco da Figura 24, F_A o fator de correção do ângulo de defasagem (ábaco da Figura 26) e F_{Ck} é o fator de multiplicação do valor da capacitância do capacitor de grampeamento (obtido no ábaco da Figura 25). Com estes ábacos é possível dimensionar os capacitores flutuantes do conversor FC-FC de cinco níveis, estimando a corrente eficaz que o elemento deve suportar.

Figura 25 – Fator de Multiplicação da capacitância dos capacitores flutuantes.




Fonte: [31].

3.4.1 Comparações dos Resultados das Simulações e dos Métodos de Cálculo dos Capacitores Flutuantes

Nesta sessão é apresentada uma comparação entre os resultados obtidos nas simulações utilizando o software PSIM e os métodos de cálculo dos capacitores de grampeamento.

Para avaliar a ondulação de tensão calculada pelas metodologias apresentadas por Fazel e por Bressan são utilizados os seguintes parâmetros para a simulação: tensão do barramento cc de 400 V, amplitude máxima da corrente de carga de 19 A, frequência de comutação de 5 kHz utilizando a modulação *PS*, índice de modulação de 0,75 e corrente de carga em fase com a tensão de referência.

Figura 26 – Fator de correção do ângulo de defasagem.




Fonte: [31].

A Figura 27 mostra os resultados obtidos. O método de cálculo proposto por Bressan (Verde) apresenta uma maior precisão, sendo que os valores calculados são muito próximos aos da simulação (Azul). Já a ondulação de tensão calculada pela metodologia de Fazel (Vermelho) apresenta o dobro do valor obtido na simulação.

Outra variável importante para se avaliar é a corrente eficaz que circula pelo capacitor de grameamento. Para realizar a comparação da simulação com os métodos de cálculos apresentados, utilizou-se uma carga RL de 16Ω e 4 mH. Vale ressaltar também, que a metodologia proposta por Fazel, não apresenta nenhum equacionamento para estipular a corrente eficaz no capacitor flutuante.


Desta maneira, a Figura 28 apresenta a comparação dos valores de corrente eficaz obtidos na simulação e nos cálculos através do método mostrado por Bressan, para diferentes índices de modulação. Nota-se, que os valores teóricos e da simulação são muito próximos, mostrando a eficácia do cálculo proposto por [31].

Figura 27 – Comparação da ondulação de tensão nos capacitores na simulação e dos métodos de cálculos apresentados.



Fonte: Produção do Autor.

Figura 28 – Variação da corrente eficaz nos capacitores flutuantes em função do índice de modulação na simulação e no método de cálculo proposto por Bressan.



Fonte: Produção do Autor.

3.5 CÁLCULO DOS VALORES MÉDIO E EFICAZ DE CORRENTE NOS SEMICONDUTORES

Para realizar o equacionamento das correntes nos semicondutores do conversor FC-FC com a modulação *PS*, considera-se algumas simplificações como:

- A corrente de carga é senoidal e isenta de harmônicas;
- A corrente de carga tem amplitude constante independente do índice de modulação;
- Os semicondutores são ideais, com quedas de tensão e intervalos de comutação nulos;
- O tempo morto dos braços de semicondutores é desprezado;
- Os comandos dos interruptores de um mesmo braço são complementares.

Desta maneira a corrente de carga é expressa pela equação:

$$i_o = I_p \cdot \text{sen}(\varphi - \Phi) \quad (3.8)$$

Onde I_p representa a corrente de pico na carga e Φ expressa a defasagem existente entre a tensão de referência e a corrente de uma mesma fase.

Para determinação dos valores médio e eficaz da corrente são utilizados os conceitos do valor médio quase instantâneo e do valor eficaz quase instantâneo da corrente, conforme as equações (3.9) e (3.10), respectivamente.

$$\langle I_{S_j, \text{avg}} \rangle = \frac{1}{T_s} \int_{t_o}^{t_o + d(t) \cdot T_s} i_o \cdot dt = D(t) \cdot i_o \quad (3.9)$$

$$\langle I_{S_j, \text{rms}} \rangle = \sqrt{\frac{1}{T_s} \int_{t_o}^{t_o + d(t) \cdot T_s} i_o^2 \cdot dt} = \sqrt{D(t)} \cdot i_o \quad (3.10)$$

Portanto, os valores médio e eficaz da corrente nos semicondutores de potência são definidos de acordo com as expressões:

$$I_{S_j, \text{avg}} = \frac{1}{2\pi} \int_0^{2\pi} D_{S_j}(\varphi) \cdot \langle I_{S_j, \text{avg}} \rangle \cdot d\varphi \quad (3.11)$$

$$I_{S_j, \text{rms}} = \sqrt{\frac{1}{2\pi} \int_0^{2\pi} D_{Sx}(\varphi) \cdot \langle I_{S_j, \text{rms}} \rangle^2 \cdot d\varphi} \quad (3.12)$$

Onde $D_{Sx}(\varphi)$ é a razão cíclica do semicondutor. A razão cíclica do semicondutor é dada pela comparação do sinal de referência com as portadoras. Porém, o comportamento da razão cíclica sobre o semicondutor não é contínuo devido à passagem do sinal de referência por diferentes portadoras.

São apresentados a seguir os procedimentos de cálculo das correntes média e eficaz para os transistores e para os diodos do conversor FC-FC.

3.5.1 Cálculo das Correntes Média e Eficaz para os Interruptores

Para calcular as correntes nos interruptores é preciso conhecer o comportamento da razão cíclica do semicondutor. A razão cíclica dos interruptores utilizando a modulação *PS* é dada pela expressão (3.13):

$$D_{S_{1,2}}(\varphi) = 0,5 + 0,5 m_a \cdot \text{sen}(\varphi) \quad (3.13)$$

Desta maneira é possível calcular a corrente média nos transistores através da equação (4.14):

$$I_{S_{1,2}, \text{avg}} = \frac{1}{2\pi} \int_{\Phi}^{\pi+\Phi} D_{S_{1,2}}(\varphi) \cdot i_o \cdot d\varphi \quad (3.14)$$

Substituindo as expressões (3.8) e (3.13) na equação (3.14) :

$$I_{S_{1,2}, \text{avg}} = \frac{1}{2\pi} \int_{\Phi}^{\pi+\Phi} \left\{ (0,5 + 0,5 m_a \text{sen}(\varphi)) \cdot I_p \cdot \text{sen}(\varphi - \Phi) \right\} \cdot d\varphi \quad (3.15)$$

Resolvendo a integral:

$$I_{S_{1,2}, \text{avg}} = \frac{I_p \cdot m_a}{16\pi} \left(\text{sen}(\Phi - 2\varphi) - \frac{4 \cdot \cos(\Phi - \varphi)}{m_a} + 2\varphi \cdot \cos(\Phi) \right) \Big|_{\Phi}^{\pi+\Phi} \quad (3.16)$$

Aplicando os limitantes da integral e realizando algumas manipulações matemáticas encontra-se a equação (3.17), que representa a corrente média nos interruptores.

$$I_{S_{1,2},\text{avg}} = \frac{I_p \cdot m_a}{16 \pi} \cdot \left(\frac{8}{m_a} + 2 \cdot \pi \cdot \cos(\Phi) \right) \quad (3.17)$$

A corrente eficaz no transistor é calculada pela integral mostrada na equação (3.18).

$$I_{S_{1,2},\text{rms}} = \sqrt{\frac{1}{2 \pi} \int_{\Phi}^{\pi+\Phi} D_{S_{1,2}}(\varphi) \cdot i_o^2 \cdot d\varphi} \quad (3.18)$$

Substituindo (3.8) e (3.13) em (3.18), obtém-se a expressão:

$$I_{S_{1,2},\text{rms}} = \sqrt{\frac{1}{2 \pi} \int_{\Phi}^{\pi+\Phi} \left\{ (0,5 + 0,5 m_a \cdot \text{sen}(\varphi)) \cdot I_p^2 \cdot \text{sen}^2(\varphi - \Phi) \right\} \cdot d\varphi} \quad (3.19)$$

Resolvendo a integral apresentada na equação e aplicando os limitantes chega-se na expressão da corrente eficaz nos interruptores:

$$I_{S_{1,2},\text{rms}} = \sqrt{\frac{I_p^2 \cdot m_a}{3 \pi} \cdot \left(\frac{3 \cdot \pi}{8 \cdot m_a} + \cos(\Phi) \right)} \quad (3.20)$$

3.5.2 Cálculo das Correntes Média e Eficaz para os Diodos

A corrente eficaz e média nos diodos são obtidas de maneira análoga ao cálculo adotado para as correntes nos IGBTs. A razão cíclica dos diodos em antiparalelo é determinada por:

$$D_{D_{1,2}}(\varphi) = 1 - (0,5 + 0,5 m_a \cdot \text{sen}(\varphi)) \quad (3.21)$$

A integral que representa a corrente média nos diodos é representada por:

$$I_{D_{1,2},\text{avg}} = \frac{1}{2 \pi} \int_{\Phi}^{\pi+\Phi} D_{D_{1,2}}(\varphi) \cdot i_o \cdot d\varphi \quad (3.22)$$

Substituindo os respectivos valores de $d_{D1,2}$ e i_o em (3.22):

$$I_{D_{1,2},\text{avg}} = \frac{1}{2\pi} \int_{\Phi}^{\pi+\Phi} \left\{ (1 - 0,5 - 0,5 m_a \text{sen}(\varphi)) \cdot I_p \cdot \text{sen}(\varphi - \Phi) \right\} \cdot d\varphi \quad (3.23)$$

Resolvendo a integral, chega-se na expressão (3.24):

$$I_{D_{1,2},\text{avg}} = \frac{I_p \cdot m_a}{16\pi} \left(\text{sen}(\Phi - 2\varphi) + \frac{4 \cdot \cos(\Phi - \varphi)}{m_a} + 2\varphi \cdot \cos(\Phi) \right) \Big|_{\Phi}^{\pi+\Phi} \quad (3.24)$$

Aplicando os limitantes e realizando umas manipulações matemáticas, obtém-se a expressão para calcular a corrente média nos diodos:

$$I_{D_{1,2},\text{avg}} = \frac{I_p \cdot m_a}{16\pi} \cdot \left(\frac{8}{m_a} - 2\pi \cdot \cos(\Phi) \right) \quad (3.25)$$

Para calcular a corrente eficaz nos diodos é preciso resolver a integral apresentada na equação (3.26).

$$I_{D_{1,2},\text{rms}} = \sqrt{\frac{1}{2\pi} \int_{\Phi}^{\pi+\Phi} d_{D_{1,2}}(\varphi) \cdot i_o^2 \cdot d\varphi} \quad (3.26)$$

Substituindo as expressões da razão cíclica dos diodos e da corrente de saída do conversor, chega-se na expressão (3.27):

$$I_{D_{1,2},\text{rms}} = \sqrt{\frac{1}{2\pi} \int_{\Phi}^{\pi+\Phi} \left\{ (0,5 - 0,5 m_a \text{sen}(\varphi)) \cdot I_p^2 \cdot \text{sen}^2(\varphi - \Phi) \right\} \cdot d\varphi} \quad (3.27)$$

Resolvendo a integral, chega-se na equação que estabelece o valor da corrente eficaz dos diodos é dada por:

$$I_{D_{1,2},\text{rms}} = \sqrt{\frac{I_p^2 \cdot m_a}{3\pi} \cdot \left(\frac{3\pi}{8m_a} - \cos(\Phi) \right)} \quad (3.28)$$

3.6 FUNCIONAMENTO DO CONVERSOR FC-FC COM MODULAÇÃO *Phase Shift*

Nesta seção é apresentado o conversor *Full-Bridge Flying-Capacitor* comandado através da modulação com portadoras com deslocamento de fase (*Phase Shift-PS*), apresentada na seção 2.3.4. Para obter cinco níveis na tensão de saída do conversor são necessárias quatro portadoras, conforme a lógica de geração dos pulsos de comando para os interruptores mostrada na Figura 29. Nota-se que a razão cíclica dos interruptores de um braço está defasada em 180° em relação à razão cíclica do outro braço do conversor.


Os parâmetros empregados durante a simulação numérica do inversor são apresentadas na Tabela 14. Observa-se que o inversor opera com uma tensão em seu barramento de corrente contínua duas vezes maior que a tensão sob a qual estão submetidos os semicondutores dos braços do *Flying Capacitor*. A frequência de chaveamento dos interruptores escolhida foi de 5 kHz, sendo possível sintetizar 20 kHz no indutor de saída, devido a modulação *PS*.

Tabela 14 – Parâmetros utilizados na simulação do conversor monofásico FC-FC de cinco níveis com modulação *PWM-PS*.

Parâmetro	Valor	Descrição
V_{CC} (V)	400	Tensão do barramento cc
f_s (Hz)	5000	Frequência de comutação
f_o (Hz)	60	Frequência de Saída do Inversor
I_p (A)	19,0	Pico da corrente de saída
$C_{1,2}$ (μ F)	470	Capacitância
m_a	0,75	Índice de modulação

A Figura 30 mostra a tensão de saída de cada braço (sintetizando três níveis) e a tensão diferencial entre os braços do conversor. Nota-se que as tensões V_{AN} e V_{BN} estão defasadas em 180° , possibilitando obter cinco níveis. Para a situação apresentada, a Distorção Harmônica Total das tensões de cada braço e da tensão diferencial são de 215,58% e 40,26 %, respectivamente.

Figura 29 – Esquema elétrico para obter os sinais de comando dos interruptores.




Fonte: Produção do Autor.

Na Figura 31 é apresentado um gráfico analisando a Distorção Harmônica Total da tensão de saída do conversor FC-FC em função da variação do índice de modulação. Nota-se, que a DHT das tensões V_{AN} , V_{BN} e V_o estão diretamente ligados com o valor do índice de modulação. Quando maior o valor de m_a , melhor é o resultado da DHT. Comparando a distorção da forma de onda da tensão de um único braço com a tensão diferencia entre os braços, observa-se que a tensão V_o apresenta uma DHT praticamente cinco vezes menor.

Para completar a análise do conversor *Flying-Capacitor Full-Bridge*, avaliou-se a forma de onda da tensão e da corrente dos capacitores de grampeamento e dos interruptores. Para simplificação da análise, são apresentadas apenas as formas de onda do capacitor flutuante C_1 e do interruptor S_1 . A Figura 32 e a Figura 33 apresentam as formas de onda de tensão e corrente do capacitor C_1 e do interruptor S_1 , respectivamente. A simulação mostra que, a tensão média dos capacitores é a metade da tensão do barramento cc. O valor de pico da corrente do capacitor é o mesmo valor de I_P da corrente de saída do conversor. Quando o interruptor S_1 está bloqueado, a tensão sobre o mesmo é a subtração da tensão do barramento cc e da tensão do capacitor C_1 , neste caso sendo de 200V.


Outro fator importante observado, é que a utilização da modulação *Phase Shifted* nos conversores *Flying Capacitor* proporciona o balanço natural da tensão dos capacitores flutuantes em condições ideais. O balanço natural ocorre, pois com a modulação *PS* é possível distribuir as correntes de forma igualitária dos interruptores, o que não é possível nas demais modulações citadas anteriormente (*PD*, *APOD*, *POD*).

Figura 30 – Tensão de saída de cada braço e a tensão diferencial entre os braços do conversor FC-FC com índice de modulação de 0,75 e frequência de comutação de 5 kHz.




Fonte: Produção do Autor.

Figura 31– DHT da tensão de saída de um braço e da tensão diferencial entre os braços, em função do índice de modulação.




Fonte: Produção do Autor.

Figura 32– Formas de onda da tensão e da corrente do capacitor de grampeamento C_1 .



Fonte: Produção do Autor.

Figura 33– Formas de onda da tensão e da corrente do interruptor S_1 .



Fonte: Produção do Autor.

3.7 CONCLUSÕES DO CAPÍTULO

Neste capítulo é apresentada a análise e o estudo do conversor *Full-Bridge Flying Capacitor* de cinco níveis utilizando a modulação por largura de pulso com as portadoras dispostas em fase (*PWM-PS*).

Com o estudo das etapas de operação, conclui-se que o processo de carga e descarga dos capacitores flutuantes dependem do sentido da corrente de saída e dos interruptores que estão conduzindo.

Verificou-se, que não há muitas metodologias de cálculo para a capacitância dos capacitores flutuantes. A metodologia estudada que apresentou os melhores resultados foi a técnica mostrada em [31].

Com as simulações realizadas, nota-se que em situações ideais, a modulação *Phase Shifted* realiza o balanço natural da tensão dos capacitores flutuantes, pois distribui igualmente as correntes dos interruptores.

4 MODELAGEM E CONTROLE DA TENSÃO NOS CAPACITORES DE GRAMPEAMENTO

No capítulo anterior foi realizado o estudo do conversor *Full-Bridge Flying-Capacitor* multinível, no qual toda a análise teórica foi desenvolvida, considerando que as tensões nos capacitores eram balanceadas. Na prática, as tensões dos capacitores variam devido a diversas variáveis não lineares.

Alguns dos possíveis fatores que podem acarretar em desbalanceamento são: partida do conversor, variação brusca na tensão do barramento, diferença nas correntes de fuga dos capacitores do barramento, nível cc na corrente de saída ou até mesmo pequena diferença entre os sinais de gatilho dos interruptores. Como resultado, as tensões sobre os capacitores se elevam, podendo chegar a valores indesejados e até destruí-los. Devido a isso, é necessário garantir que as tensões nos capacitores sejam balanceadas.

O controle da tensão dos capacitores em conversores *Flying Capacitor* é abordado em diversas literaturas utilizando controle em malha aberta e controle em malha fechada, sendo de suma importância para o funcionamento do inversor.

Em meio a esse contexto, este capítulo apresenta o estudo de uma estratégia de balanço de tensão nos capacitores através de um controle ativo.

4.1 REVISÃO DA LITERATURA

Diferentes métodos de balanço da tensão dos capacitores têm sido apresentados na literatura. Estes métodos podem ser divididos em dois grupos: método baseado na dinâmica natural de balanço da tensão dos capacitores de grampeamento e os métodos de controle ativo

Algumas dessas pesquisas recentes mostram que o balanço natural da tensão dos capacitores é estudado em conversores FC [32], [33], [34], [35] e [36]. Este método é simples, pois não se faz necessário o uso de sensores e controladores. Os métodos de balanço natural baseados na modulação *phase shifted* distribuem a corrente de forma igualitária nos semicondutores, garantindo assim a manutenção das tensões dos capacitores em condições ideais. Como na prática existem muitas não idealidades e não linearidades, a utilização destes métodos podem não trazer bons resultados. Além disso, o emprego de circuitos auxiliares encarece o custo de produção e implica diretamente na eficiência do conversor. Outros fatores negativos como, dificuldade na manutenção da tensão sobre os capacitores em baixos índices de modulação e em sistemas trifásicos desequilibrados, tornaram esta técnica de controle pouco atrativa e pouco abordada na literatura.

Desta maneira é preferível utilizar sistemas em malha fechada para regular a tensão nos capacitores de grameamento. As técnicas de controle em malha fechada para balanceamento da tensão dos capacitores são divididas em duas categorias. As técnicas de controle ativo convencionais, que utilizam de controladores clássicos para ajustar a razão cíclica dos interruptores do conversor de acordo com o sinal de referência do controlador. E as técnicas de controle ativo por seletividade, que realizam a regulação da tensão dos capacitores flutuantes através dos estados de comutação redundantes, ou seja, determinam o estado de comutação que possibilitará a correção da divergência do valor de tensão de um ou mais capacitores flutuantes em relação a suas referências desejadas. Como o foco deste trabalho são as técnicas de controle ativo convencional, algumas propostas encontradas na literatura são mostradas a seguir.

Para implementar uma forma de controle ativo convencional, faz-se necessário conhecer o comportamento da tensão dos capacitores quando ocorre variações no sistema. Na literatura, existem poucos estudos que abordam o modelo linear da tensão dos capacitores de grameamento. Em [37] apresenta-se um modelo analítico da dinâmica natural da tensão dos capacitores para qualquer condição de operação do conversor. Esta estratégia de modelagem utiliza a Série Dupla de Fourier para representar o comportamento do chaveamento de alta frequência dos interruptores, obtendo assim, um modelo linear em espaço de estados.

Em [38] um controle de malha fechada para o controle da tensão nos capacitores é proposto. Este método propõe à regulação da tensão através da modificação da razão cíclica dos interruptores, incrementando ou decrementando a tensão nos capacitores de acordo com a necessidade. Outro método parecido é mostrado em [39], no qual se cria uma diferença de razão cíclica entre os interruptores, alterando a amplitude da senóide de referência de cada semicondutor.

O método apresentado em [40] é baseado na implementação de um controlador proporcional utilizando a modulação PS, que pode ser aplicado a conversores FC de n níveis. Neste artigo, os efeitos da corrente dos capacitores e a razão cíclica dos interruptores são medidos e usados para regular a tensão nos capacitores.

Já em [41], o balanço da tensão dos capacitores de um conversor *Flying-Capacitor* de 5 níveis é feito através da modulação PS modificada, utilizando o método de controle ativo convencional e o método por seletividade em um mesmo controlador. O método ativo implementado utiliza um controlador proporcional integral (PI) e uma lógica de controle, que leva em consideração os estados redundantes do conversor. Desta maneira ajusta-se o tempo de condução dos interruptores para compensar a tensão dos capacitores.

Outro método de controle ativo convencional é apresentado em [42], onde um modelo linear é utilizado para projetar um controle ativo, que ajusta individualmente a razão cíclica dos interruptores.

4.2 ANÁLISE DO BALANÇO DA TENSÃO NOS CAPACITORES

Para controlar as tensões nos capacitores é necessário, antes de tudo entender o mecanismo responsável por alterar essas tensões. Deste modo, é possível atuar em variações nos capacitores, de forma a manter as tensões nos mesmos sempre balanceadas.

Sabe-se, que a variação de tensão nos capacitores depende da corrente média através deste dispositivo. Portanto, esta análise resume-se ao estudo das correntes instantâneas através dos capacitores. A análise das tensões nos capacitores é feita para cada braço do conversor, como mostrado na Figura 34. Pela “lei dos nós” a corrente nos capacitores é representada por:

$$i_{C1}(t) = i_{S1}(t) - i_{S2}(t) \quad (4.1)$$

$$i_{C2}(t) = i_{S3}(t) - i_{S4}(t) \quad (4.2)$$

Nota-se que, a corrente dos capacitores C_1 e C_2 dependem diretamente da corrente nos interruptores. Sabe-se que a corrente em cada interruptor é:

$$i_{Sx}(t) = D_{Sx}(t) i_o(t) \quad (4.3)$$

Onde $D_{Sx}(t)$ é a razão cíclica instantânea do interruptor x e $i_o(t)$ é a corrente de saída do conversor. Substituindo a equação (4.3) em (4.1) e (4.2) chega-se nas expressões:

$$i_{C1}(t) = [D_{S1}(t) - D_{S2}(t)] i_o(t) \quad (4.4)$$


$$i_{C2}(t) = -[D_{S3}(t) - D_{S4}(t)] i_o(t) \quad (4.5)$$

Por estas equações, observa-se que as correntes através dos capacitores dependem da corrente de saída do conversor e da diferença de razões cíclicas entre dois interruptores superiores de cada braço. Vale ressaltar que idealmente os valores médios das razões cíclicas dos interruptores S_1 , S_2 , S_3 e S_4 são iguais. Se os valores médios das razões cíclicas são iguais,

então, idealmente os valores médios das correntes $i_{C1}(t)$, $i_{C2}(t)$ são nulos, não havendo variação nas tensões nos capacitores.

A expressões (4.4) e (4.5) mostram que para alterar a corrente e, conseqüentemente, a tensão nos capacitores, é necessário modificar a corrente i_o ou inserir uma diferença entre razões cíclicas de dois interruptores específicos. Desta maneira, uma diferença entre os sinais de comando dos interruptores (causados por não idealidades) resulta em um desbalanço das tensões dos capacitores.

Figura 34 – Ilustração do Conversor *Full-Bridge Flying Capacitor* para avaliar a corrente nos capacitores.



Com esta análise, chega-se à conclusão que é possível controlar a tensão nos capacitores aplicando perturbações nas razões cíclicas dos interruptores, gerando assim uma pequena diferença entre razões cíclicas, o que implica em variação na tensão nos capacitores. Por meio dessas perturbações é possível controlar as tensões nos capacitores.

Vale ressaltar que, o sentido da corrente senoidal de saída do conversor influencia na tensão dos capacitores flutuantes, pois muda o sentido da corrente que circula pelo capacitor. Com isto é necessário levar em consideração esta variável para tornar o controle mais eficaz.

4.3 CONTROLE PARA BALANCEAR A TENSÃO NOS CAPACITORES


Na presente dissertação é proposta uma técnica de controle ativa para balancear as tensões nos capacitores, cujo princípio é semelhante à daquela já utilizada em [39], porém levando em consideração no controle o sentido da corrente de saída do conversor. Nesta seção é apresentada a essência desta estratégia e em seguida é realizada a modelagem matemática.

4.3.1 Proposta da Estratégia de Controle

Para o conversor *Full-Bridge Flying Capacitor* é proposto aplicar perturbações nas razões cíclicas dos interruptores de acordo com (4.6). O sinal de razão cíclica do interruptor S_1 , é composto pela razão cíclica D , responsável por controlar a tensão ou corrente de saída do conversor, e pela perturbação Δd_s responsável por controlar a tensão. Já a razão cíclica do transistor S_2 é composta por uma razão cíclica D menos a parcela Δd_s . Desta forma, cria-se uma diferença entre os comandos de S_1 e S_2 de $2 \cdot \Delta d_s$. Essas perturbações passam a ser as variáveis de controle e as tensões nos capacitores são as variáveis a serem controladas do sistema. As perturbações são geradas pelo controlador de tensão nos capacitores (C_{vc}) e são somadas à razão cíclica D no modulador *PWM* como mostra a Figura 35.

$$\begin{aligned} D_{S1}(t) &= D + \Delta d_s \\ D_{S2}(t) &= D - \Delta d_s \\ D_{S3}(t) &= D - \Delta d_s \\ D_{S4}(t) &= D + \Delta d_s \end{aligned} \quad (4.6)$$

Figura 35 – Diagrama de blocos simplificado do controle ativo para tensão dos capacitores.



Fonte: Produção do Autor.

4.3.2 Modelagem Em Pequenos Sinais

Para implementar o sistema de controle é necessário realizar a modelagem do conversor, a fim de encontrar as funções de transferências necessárias para o projeto dos controladores. Considerando $i_o > 0$, substitui-se a equação (4.6) nas equações (4.4) e (4.5) obtendo às expressões (4.7) e (4.8). Para $i_o < 0$, tem-se as expressões (4.9) e (4.10).

$$i_{C_1}(t) = 2 \Delta d_s i_o(t) \quad (4.7)$$

$$i_{C_2}(t) = -2 \Delta d_s i_o(t) \quad (4.8)$$

$$i_{C_1}(t) = -2 \Delta d_s i_o(t) \quad (4.9)$$

$$i_{C_2}(t) = 2 \Delta d_s i_o(t) \quad (4.10)$$

As equações (4.7), (4.8), (4.9) e (4.10) descrevem o comportamento das correntes i_{C_1} e i_{C_2} , respectivamente, em função das perturbações nas razões cíclicas. Portanto, estas podem ser escritas em função das tensões nos capacitores C_1 e C_2 , respectivamente. Sabe-se que:

$$i_{C_1}(t) = C_1 \frac{dV_{C_1}}{dt} \quad (4.11)$$

$$i_{C_2}(t) = C_2 \frac{dV_{C_2}}{dt} \quad (4.12)$$

Substituindo (4.11) e (4.12) nas equações (4.7), (4.8), (4.9) e (4.10) chega-se as expressões da derivada da tensão do capacitor em função da perturbação na razão cíclica.

Considerando $i_o > 0$:

$$\frac{dV_{C_1}}{dt} = \frac{2 \Delta d_s i_o(t)}{C_1} \quad (4.13)$$

$$\frac{dV_{C_2}}{dt} = \frac{-2 \Delta d_s i_o(t)}{C_2} \quad (4.14)$$

Para $i_o < 0$, tem-se:

$$\frac{dV_{C_1}}{dt} = -\frac{2 \Delta d_s i_o(t)}{C_1} \quad (4.15)$$

$$\frac{dV_{C_2}}{dt} = \frac{2 \Delta d_s i_o(t)}{C_2} \quad (4.16)$$

Aplicando a transformada de Laplace nas equações (4.13), (4.14), (4.15) e (4.16) obtêm-se as equações que descrevem o modelo dinâmico das tensões nos capacitores do conversor. Para $i_o > 0$, chegam-se as expressões (4.17) e (4.18). Para $i_o < 0$ tem-se (4.19) e (4.20).

$$\frac{V_{C1}(s)}{\Delta d_s(s)} = \frac{2I_P}{sC_1} \quad (4.17)$$

$$\frac{V_{C2}(s)}{\Delta d_s(s)} = -\frac{2I_P}{sC_2} \quad (4.18)$$

$$\frac{V_{C1}(s)}{\Delta d_s(s)} = -\frac{2I_P}{sC_1} \quad (4.19)$$

$$\frac{V_{C2}(s)}{\Delta d_s(s)} = \frac{2I_P}{sC_2} \quad (4.20)$$


Observa-se que as equações do modelo do conversor estão em função da corrente de saída i_o . Deste modo, o modelo do sistema se altera de acordo com a carga. Além disso, o modelo encontrado muda de fase de acordo com o sinal da corrente de saída.

Para validar o modelo obtido, são realizadas algumas simulações, nas quais é aplicada uma perturbação no conversor e no modelo linearizado obtido, observando as tensões nos capacitores e a resposta do modelo. As simulações são feitas utilizando os parâmetros apresentados na Tabela 15. Como a frequência de chaveamento do conversor é muito maior que a frequência de oscilação da rede, a corrente senoidal de saída é considerada constante e igual ao valor de pico. Os resultados obtidos na simulação são mostrados na Figura 36 para $i_o > 0$ e na Figura 37 para $i_o < 0$. Observa-se, que o modelo linearizado representa fielmente o modelo comutado do conversor.

Tabela 15 – Parâmetros utilizados para realizar a simulação de validação do modelo.


Parâmetro	Valor	Descrição
V_{CC} (V)	400	Tensão do barramento cc
D	0,35	Razão cíclica
I_P (A)	19,0	Pico da corrente de saída
$C_{1,2}$ (μ F)	470	Capacitância
Δd	10%	Perturbação

Figura 36 – Comparação entre a resposta dinâmica da tensão sobre os capacitores de grampeamento C_1 e C_2 e a resposta do modelo proposto com $i_o > 0$



Fonte: Produção do Autor.

Figura 37 – Comparação entre a resposta dinâmica da tensão sobre os capacitores de grampeamento C_1 e C_2 e a resposta do modelo proposto com $i_o < 0$




Fonte: Produção do Autor.

4.3.3 Influência do Sentido da Corrente de Saída do Conversor

Como apresentado na sessão 3.2, o sentido da corrente de saída do conversor FC-FC influencia no processo de carga e descarga dos capacitores de grampeamento. Os modelos da tensão dos capacitores apresentados neste capítulo, comprovam que o sentido da corrente de saída do conversor influencia diretamente no balanço da tensão dos capacitores. Desta maneira, o controle deve levar este sinal em consideração para poder atuar de forma eficaz.

Para identificar o sinal da corrente de saída é adicionado uma variável k_S , que assume valor -1 quando a $i_o < 0$ ou 1 quando $i_o > 0$. Esta variável multiplica e altera o sinal da ação de controle ajustando a razão cíclica de acordo com a tensão dos capacitores, conforme mostrado na Figura 38. A Tabela 16 mostra a razão cíclica dos interruptores S_1 , S_2 e S_3 e S_4 , respectivamente, de acordo com o valor de k_S . Nota-se que, a ação de controle Δd_S é multiplicada por um sinal negativo ou positivo, de acordo com a necessidade de aumentar ou diminuir a tensão do capacitor.

Figura 38 – Diagrama de blocos do controle da tensão dos capacitores com a lógica que leva em consideração o sentido da corrente de saída do conversor.



Fonte: Produção do Autor.

Tabela 16 – Resultados da razão cíclica dos interruptores S_1 e S_2 de acordo com o valor da variável k_S .

k_S	Razão Cíclica S_1	Razão Cíclica S_2	Razão Cíclica S_3	Razão Cíclica S_4
1	$D + \Delta d_s$	$D - \Delta d_s$	$D - \Delta d_s$	$D + \Delta d_s$
-1	$D - \Delta d_s$	$D + \Delta d_s$	$D + \Delta d_s$	$D - \Delta d_s$

4.4 PROJETO DO CONTROLADOR.

Após definir a estratégia de controle, é realizado o projeto dos controladores das tensões sobre os capacitores flutuantes C_1 e C_2 do conversor FC-FC. Como as funções de transferências utilizadas no projeto do controlador dos capacitores são iguais, sendo diferentes apenas em módulo, os compensadores também devem ser iguais. Por isso, apenas um procedimento de projeto é realizado. A Tabela 17 mostra os parâmetros do circuito de potência e de medição utilizados para o projeto do controlador. Para a implementação do controle digital, utilizou-se o microcontrolador TMS28335 da Texas Instruments. O diagrama de blocos do controle digital da tensão dos capacitores flutuante é mostrado na Figura 39.

Tabela 17 – Parâmetros utilizados para projetar o compensador da tensão dos capacitores flutuantes.


Parâmetro	Valor	Descrição
V_{CC} (V)	400	Tensão do barramento cc
I_{p_min} (A)	7,3	Pico Mínimo da corrente de saída
I_{p_max} (A)	19,3	Pico Máximo da corrente de saída
$C_{1,2}$ (μ F)	1410	Capacitância
H_{vc}	0,01	Ganho sensor de tensão
k_{AA}	1,00	Ganho do filtro <i>anti-aliasing</i>
F_a (Hz)	20000	Frequência de amostragem

As capacitâncias e os ganhos do sistema são definidos no Capítulo 5, no qual é realizado o projeto do conversor. A frequência de amostragem utilizada é de 20 kHz, uma vez que a frequência no indutor de saída também é 20 kHz.

Em sistemas digitais, o projeto dos compensadores do sistema de controle deve considerar os atrasos provenientes da amostragem dos sistemas discretos. Para isso, é preciso fazer uso de técnicas de projeto de sistemas digitais.

As técnicas de controle aplicadas ao plano z são distintas das aplicadas ao plano s , o que torna o projeto dos controladores mais complexo. Assim, para facilitar seu projeto, utilizou-se o método de transformação *Tustin*, que converte as funções de transferências do plano z para o plano w , permitindo que o projeto dos controladores seja realizado com as mesmas técnicas aplicadas ao plano s .

Figura 39 – Diagrama de blocos do controle digital da tensão dos capacitores flutuantes.



Desta forma, aplicando a transformada de Tustin no modelo da tensão do capacitor flutuante deduzido na sessão (4.3.2), chega-se a expressão (4.21):


$$G_{vc}(w) = \frac{2I_P}{C_{1,2}} H_{vc} k_{AA} \left(\frac{-wT_a + 1}{2} \right) \left(\frac{-wT_a + 1}{w} \right) \left(\frac{-wT_a + 1}{2} \right) \left(\frac{-wT_a + 1}{wT_a + 1} \right) \quad (4.21)$$

O projeto do compensador de tensão dos capacitores deve atender os seguintes requisitos: margem de fase entre 45° e 135°; erro nulo em regime permanente; inclinação da curva de ganho de -20 dB/dec ao cruzar por 0 dB e frequência de cruzamento por 0 dB deve ser suficientemente baixa para não influenciar na estabilidade do controle da corrente de saída e da tensão do barramento cc.

A Figura 40 e a Figura 41 mostram os diagramas de Bode da função de transferência do sistema sem compensador (azul), do controlador (verde) e da planta controlada (vermelha), para as condições de potência mínima e máxima, respectivamente. Observa-se que a fase do sistema sofre uma queda considerável após a frequência de 1 kHz, devido ao atraso de transporte do controle digital.


Esta malha de tensão nos capacitores deve ser lenta o suficiente para não interferir nas dinâmicas das demais malhas do sistema. Como a função de transferência de laço aberto do sistema sem compensador cruza por 0 dB em uma frequência muito baixa, é necessário inserir um controlador que eleve o ganho em baixas frequências e obtenha uma frequência de cruzamento por zero em 1 Hz. Optou-se, então, por utilizar um controlador proporcional integrativo (PI), alocando o zero do controlador em 0,1 Hz. Um polo adicional é inserido no compensador para atenuar ruídos de alta.

Figura 40 – Diagrama de bode mostrando a resposta em frequência da planta de tensão no capacitor (G_{vc_w}), a resposta do controlador (C_{vc_w}) e a resposta da planta controlada (G_{c_w}) em condições de carga mínima.



Fonte: Produção do Autor.

Figura 41 – Diagrama de bode mostrando a resposta em frequência da planta de tensão no capacitor (G_{vc_w}), a resposta do controlador (C_{vc_w}) e a resposta da planta controlada (G_{c_w}) em condições de carga máxima.



Fonte: Produção do Autor.

Verifica-se que o sistema compensado cruza por zero na frequência desejada e que sua margem de fase é de aproximadamente $81,5^\circ$. O gráfico de magnitude cruza por zero na frequência desejada e com inclinação de -20 dB/dec.

Projetado os controladores, deve-se então escolher o compensador que possui a melhor resposta em ambas as condições de carga do conversor. Desta maneira é escolhido o controlador projetado para a situação com potência de saída mínima.


A função de transferência do controlador de tensão nos capacitores é representada na equação (4.22) .

$$C_{vc}(w) = \frac{2,185w+1,369}{w(w+6280)} \tag{4.22}$$

4.5 SIMULAÇÃO DO CONTROLADOR

Para validar o controle da tensão dos capacitores flutuantes apresentado neste capítulo, são realizadas simulações no software PSIM. O circuito utilizado na simulação é apresentado na Figura 42. Os parâmetros utilizados na simulação são os mesmos apresentados na Tabela 17 para o projeto do controlador. A frequência de comutação dos interruptores é de 5 kHz e o índice de modulação de 0,76. Na saída do conversor foi considerada uma fonte de corrente senoidal em fase com a tensão de saída do inversor FC-FC.

Figura 42 – Circuito de potência de controle para a simulação dos controladores do conversor FC-FC conectado à rede.




Fonte: Produção do Autor.

O primeiro teste de validação do controlador é feito inserindo um degrau de tensão em série com o capacitor flutuante C_1 . A Figura 43 mostra a resposta da tensão no capacitor, a resposta do sinal de controle, a variável k_s e o sinal de erro do controlador ao ser aplicado um degrau de 40 V. Nota-se, que o controlador ajusta a tensão no capacitor de acordo com a referência estabelecida (200 V), mostrando uma boa dinâmica e uma rápida resposta.


A Figura 44 apresenta um *zoom* do degrau da Figura 43, mostrando a ação de controle atuando nos sinais de modulação dos interruptores S_1 e S_2 , além de mostrar o sinal da tensão de saída do conversor após aplicar um degrau de tensão de 40 V na tensão do capacitor C_1 . Quando $i_o > 0$, o controlador aumenta a razão cíclica do interruptor S_2 e diminui a razão cíclica do transistor S_1 . Sendo $i_o < 0$, a razão cíclica do interruptor S_1 aumenta e do interruptor S_2 diminui. Desta maneira, o controlador garante que o capacitor seja descarregado tanto no semi-ciclo negativo como no positivo, aumentando a eficiência do controlador.

Figura 43 – Resposta da tensão no capacitor flutuante C_1 , sinal do controlador, variável k_s e o sinal de erro do controlador após aplicar um degrau de tensão de 40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.



Fonte: Produção do Autor.


Figura 44 – Detalhe mostrando o efeito do controlador no sinal de modulação dos interruptores S_1 e S_2 e a tensão de saída do conversor após aplicar um degrau de tensão de 40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.



Fonte: Produção do Autor.


A Figura 45 apresenta o comportamento do controlador ao aplicar um degrau de -40 V na tensão do capacitor C_1 , mostrando a ação de controle para balancear a tensão do capacitor flutuante. Nota-se, que a variável k_s muda o sinal da ação de controle a cada meio ciclo da corrente de saída. Já na Figura 46 é mostrado em detalhe o efeito do controlador nos sinais de modulação dos interruptores e a tensão de saída do conversor, durante o transitório após aplicar o degrau de -40V no capacitor C_1 . Nota-se que quando há a necessidade de carregar o capacitor flutuante, o controlador altera a amplitude da moduladora para aumentar a razão cíclica de S_1 e diminuir a razão cíclica de S_2 , se $i_o > 0$, ou aumentar a razão cíclica de S_2 e diminuir a razão cíclica de S_1 , se $i_o < 0$.

Figura 45 – Resposta da tensão no capacitor flutuante C_1 , sinal do controlador, variável k_s e o sinal de erro do controlador após aplicar um degrau de tensão de -40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.



Fonte: Produção do Autor.

Figura 46 – Detalhe mostrando o efeito do controlador no sinal de modulação dos interruptores S_1 e S_2 e a tensão de saída do conversor após aplicar um degrau de tensão de -40 V na tensão do capacitor C_1 no instante $t = 1,48$ s.




Fonte: Produção do Autor.

No segundo teste realizado em simulação alterou-se as referências de tensão dos controladores dos capacitores flutuantes, avaliando a capacidade do controlador em atingir outro valor de tensão. A Figura 47 mostra a resposta da tensão dos capacitores flutuantes e a resposta do controlador, ao se alterar a referência de V_{C1} de 200 V para 235 V e de V_{C2} de 200 V para 165 V no instante 1,48 s. O resultado obtido mostra que o controlador atinge o valor estabelecido como referência com erro nulo, desequilibrando a tensão entre os capacitores.

A Figura 48 mostra o comportamento do controlador, ao se alterar a referência de V_{C1} de 235 V para 200 V e de V_{C2} de 165 V para 200 V no instante 1,48 s, retornando aos valores nominais. A ação de controle atua sobre os sinais dos interruptores equilibrando a tensão dos capacitores rapidamente.

Figura 47- Resposta da Tensão dos capacitores flutuantes e do sinal de controle ao alterar a referência do controlador, desequilibrando as tensões dos capacitores no instante $t = 1,48$ s.




Fonte: Produção do Autor.

O último teste realizado para avaliar o controle de tensão de equilíbrio dos capacitores flutuantes, consiste em inserir uma perturbação nos comandos de pulsos dos interruptores S_1 e S_2 , de maneira a alterar a razão cíclica destes componentes, simulando uma diferença de sinal muito comum na prática. Neste caso, a perturbação cria uma diferença de 5% entra as razões cíclicas dos interruptores. A Figura 49 e a Figura 50 mostram os resultados do capacitor V_{C1} para as situações com controlador e sem controlador, respectivamente.


Observa-se que em malha aberta a diferença de razão cíclica cria um desequilíbrio na tensão do capacitor flutuante, o que pode ocasionar níveis de tensão diferentes na saída do conversor. Com o controlador ativo, os resultados mostram que mesmo com a perturbação no comando dos interruptores, a tensão do capacitor flutuante se manteve equilibrada, inibindo os efeitos não lineares encontrados na prática.

Figura 48- Resposta da Tensão dos capacitores flutuantes e do sinal de controle ao alterar a referência do controlador, equilibrando as tensões dos capacitores no valor nominal no instante $t = 1,48$ s.




Fonte: Produção do Autor.

Figura 49- Resposta da Tensão do capacitor flutuante C_1 e do sinal de controle ao inserir uma perturbação nos comandos dos interruptores S_1 e S_2 no instante $t = 1,48$ s.



Fonte: Produção do Autor.

Figura 50- Resposta da Tensão do capacitor flutuante C_1 em malha aberta ao inserir uma perturbação nos comandos dos interruptores S_1 e S_2 no instante $t = 1,48$ s.



Fonte: Produção do Autor.

4.6 CONCLUSÕES DO CAPÍTULO

No capítulo 4 é feito um estudo sobre o mecanismo de balanceamento dos capacitores flutuantes e é projetado uma técnica de controle. Com as análises do balanço da tensão dos capacitores, chega-se à conclusão que é possível controlar as tensões nos capacitores aplicando perturbações nas razões cíclicas dos interruptores, o que implica em variação na tensão nos capacitores. Por meio dessas variações na razão cíclica dos interruptores é possível equilibrar a tensão dos capacitores de grampeamento.

Além disso, a modelagem apresentada considera o sentido da corrente senoidal de saída do conversor influencia na tensão dos capacitores flutuantes, pois muda o sentido da corrente que circula pelo capacitor. Com isto, adicionou-se uma variável k_s na malha de controle, tornando mais eficiente o processo de carga e descarga dos capacitores flutuantes.

Com a estratégia de controle definida, foi feito o projeto do controlador digital. O controlador projetado possui uma frequência de corte de 1 Hz para não influenciar na dinâmica dos demais controladores.

Por fim, foram feitas simulações para avaliar a eficiência do projeto. Os resultados obtidos mostram que as tensões dos capacitores flutuantes seguem as referências estabelecidas, além de atenuar o desequilíbrio de tensão gerado por efeitos não-lineares encontrados na prática.

5 PROJETO E IMPLEMENTAÇÃO DO CONVERSOR

Neste capítulo é realizado o dimensionamento dos componentes do circuito de potência e de comando do conversor FC-FC de cinco níveis conectado à rede de distribuição, apresentando detalhes da implementação do protótipo. As equações apresentadas no estudo estático do conversor são utilizadas nesta seção.

As especificações do conversor são apresentadas na Tabela 18. Com estes parâmetros são dimensionados componentes como: semicondutores, capacitores de grampeamento, indutância do filtro e capacitores de barramento. A frequência de chaveamento foi escolhida como 5 kHz, sendo possível obter uma frequência de 20 kHz no indutor do filtro de saída, devido a modulação *PS*.

Ainda neste capítulo são apresentados os circuitos de condicionamento e comando.

Tabela 18 – Parâmetros utilizados para o projeto do conversor.

Parâmetro	Valor	Descrição
P_o (kW)	3,0	Potência de saída do conversor
V_{CC} (V)	400	Tensão do barramento cc
I_{P_max} (A)	19,3	Pico máximo da corrente de saída
V_{o_rms} (V)	220	Tensão eficaz de saída do conversor
f_o (Hz)	60,0	Frequência da tensão de saída
f_s (kHz)	5,0	Frequência da comutação dos interruptores
ΔV_c (%)	6%	Ondulação da tensão nos capacitores
Δi_o (A)	1,5	Ondulação da corrente nos indutores do filtro de saída
FP	0,98	Fator de potência
$DHTi$	5%	Distorção Harmônica Total máxima da corrente de saída

5.1 ESCOLHA DOS SEMICONdutoRES

Nesta seção é apresentado o cálculo dos esforços nos semicondutores presentes no conversor FC-FC de cinco níveis. Assim, torna-se possível dimensioná-los. Para isso, é utilizado o estudo apresentado na seção 3.5, fazendo o uso das equações (3.17), (3.20), (3.25) e (3.28) para o cálculo dos esforços de corrente nos semicondutores. Os resultados são mostrados na Tabela 19.

Além dos esforços de corrente, é preciso avaliar a tensão aplicada sobre os semicondutores quando os mesmos se encontram bloqueados. Na estrutura do conversor FC-FC, a tensão aplicada sobre os semicondutores do circuito é a de valor igual à metade da tensão de barramento, ou seja, 200 V.

Tabela 19 – Esforços de corrente nos semicondutores

Semicondutor	Valor Médio (A)	Valor Eficaz (A)
Transistores	4,89	8,63
Diodos	1,18	3,87

Desta maneira é escolhido o interruptor IRGP50B60PD1 da *Internacional Rectifier*. Este semicondutor de 600V é consolidado no mercado e estava disponível no laboratório. Como o foco do trabalho não é o *hardware* do inversor, optou-se por este interruptor “sobredimensionado”, no qual atende os esforços de tensão e corrente.

5.2 ESCOLHA DO DISSIPADOR

A corrente que circula no semicondutor gera calor, tanto no modo de condução como na sua comutação e esse calor deve ser dissipado para o ambiente. Desta maneira foi feito no projeto o cálculo térmico do conversor, com intuito de dimensionar o dissipador necessário. Para isto utilizou-se o método de cálculo apresentado em [29]. Os cálculos do projeto do dissipador não são apresentados, pois não é intuito do trabalho. Assim, escolheu-se o dissipador FNT-014-AL do fabricante Fenite Dissipadores, com uma resistência térmica de 0,43 °C/W.

5.3 ESCOLHA DOS CAPACITORES DE GRAMPEAMENTO

O equacionamento e o dimensionamento dos capacitores de grampeamento foram mostrados na sessão 3.4 O método de cálculo utilizado para obter a capacitância e a corrente que o componente deve suportar é apresentado em [31]. Com este equacionamento e com os parâmetros da Tabela 18, é possível escolher o componente para o projeto. A partir dos gráficos da Figura 24, da Figura 25 e da Figura 26 obtém-se:

$$\begin{aligned}
 F_1 &= 0,41 \\
 F_{ck} &= 3,75510^{-3} \\
 F_A &= 1
 \end{aligned}
 \tag{5.1}$$

Logo, o valor para a corrente eficaz e da capacitância são calculados por:

$$i_{Crms} = I_P F_1 = 8,106 \text{ A}
 \tag{5.2}$$

$$C_{1,2} = \frac{I_P F_A F_{Ck}}{\Delta V_C} = 72,472 \mu\text{F} \quad (5.3)$$


Desta maneira, escolhe-se o capacitor do fabricante EPCOS, modelo B43503, com capacitância de 470 μF , suportando uma corrente eficaz de 3,3 A (100 Hz e 85°C) e com uma resistência série de 0,3 Ω . Para suportar a corrente especificada, é necessário utilizar três capacitores em paralelo, resultando em uma capacitância de 1,41 mF, suportando uma corrente eficaz de 10 A.

5.4 PROJETO DO FILTRO DE SAÍDA L

Um inversor de um sistema fotovoltaico conectado à rede deve cumprir os requisitos normativos aplicáveis. Desta forma, o seu dimensionamento é dependente dos requisitos impostos por normas nacionais e dos parâmetros de projeto do conversor.

Para minimizar as correntes harmônicas em torno da frequência da carga e atender as normas, o inversor para sistemas fotovoltaicos necessita um filtro passa baixas para conexão com a rede. Desta maneira, neste trabalho adotou-se um filtro L para o projeto, uma vez que o inversor possui 5 níveis de tensão na saída, não sendo necessário um filtro de maior ordem. Vale ressaltar ainda, que o projeto de filtros LC e LCL são mais complexos e precisam de um estudo mais detalhado. Além disto, filtros de segunda ou terceira ordem alteram a planta da malha da corrente de saída, tornando mais complexo o projeto do controlador da corrente injetada na rede. A configuração do filtro L adotado é mostrado na Figura 51

Figura 51– Configuração do Filtro L para o conversor FC-FC de cinco níveis conectado à rede.



Para o projeto do indutor deve-se levar em consideração o máximo *ripple* da corrente de saída, o tamanho do indutor e fatores como as perdas no cobre e no material magnético.

Além disso, a indutância para o filtro depende fortemente da potência processada pelo conversor e da frequência de comutação dos semicondutores. Desta maneira, a indutância para o filtro pode ser obtida pela equação abaixo [43]:

$$L_F = \frac{V_{o-rms}}{2\sqrt{6} F_c \Delta i_L} \quad (5.4)$$


A partir das especificações do projeto, é necessário utilizar uma indutância de 1,4 mH para obter a ondulação de corrente desejada na saída do conversor. Desta forma, são escolhidos dois indutores (L_{F1} e L_{F2}) de 0,6 mH cada, com núcleo toroidal, suportando uma corrente com valor eficaz de 25 A, dispostos em série como mostrado na Figura 51, resultando em uma indutância total de 1,2 mH.

5.5 PROJETO DOS CAPACITORES DE BARRAMENTO

O projeto dos capacitores de barramento é obtido através do circuito simplificado mostrado na Figura 52, no qual a fonte de alimentação do inversor é feita diretamente através de um arranjo de painéis fotovoltaicos. Dessa forma é possível obter o comportamento da corrente que circula por C_B e, assim, obter sua ondulação de tensão. A equação que representa a corrente que circula no capacitor de barramento cc do conversor é representado por:

$$i_{CB} = C_B \frac{dv_{CB}(t)}{dt} \quad (5.5)$$

Figura 52– Sistema simplificado utilizado para calcular a ondulação na tensão de barramento.



Fonte: Produção do Autor.

Considera-se que a corrente média quase instantânea circulante pelo capacitor de barramento é senoidal, com amplitude igual à I_{Cp} e frequência de oscilação duas vezes maior que a frequência de oscilação da rede.

Assim, a equação (5.6) é considerada uma solução para a equação diferencial (5.5).

$$i_{CB} = I_{Cp} \text{sen}(4\pi f_o t) \quad (5.6)$$

Sabendo-se, que a ondulação da tensão do barramento cc também é duas vezes maior que a frequência de oscilação da rede e que o valor máximo da corrente do capacitor (I_{Cp}) ocorre no instante em que a corrente fornecida ao inversor (i_{cc}) é zerada, chega-se na igualdade (5.7), onde i_{pv} é a corrente média da saída do painel.

$$I_{Cp} = i_{pv} \quad (5.7)$$

Desta forma, substituindo (5.6) e (5.7) em (5.5) chega-se na equação que representa a capacitância do barramento cc, dada por:

$$C_B = \frac{i_{pv}}{2\pi f_o \Delta v_{c_B}} \quad (5.8)$$

Através dos parâmetros da Tabela 18 e adotando i_{pv} como 7A, chega-se a uma capacitância necessária de 1,20 mF. Dos componentes disponíveis em laboratório, optou-se por utilizar capacitores EPCOS, modelo B43503, com capacitância de 470 μ F. Para compor o barramento são utilizados cinco arranjos em paralelo, sendo que cada arranjo é composto por dois capacitores em série, totalizando uma capacitância de 1,175 mF.


5.6 SENSORES DE TENSÃO

Para a medição de tensão dos capacitores flutuantes e da tensão da rede utilizou-se o sensor hall LV-20-P da empresa *LEM Components*, que possui excelente precisão, ótima linearidade, baixo deslocamento térmico, resposta rápida, boa largura de banda e alta imunidade a ruídos. Para medição da tensão do barramento cc é utilizado um divisor resistivo, uma vez que o negativo do barramento está no mesmo referencial que o circuito de condicionamento.

A Figura 53 apresenta o diagrama do sensor LV 20-P, sendo R_1 a resistência do primário, que deve ser calculada em função da corrente máxima admissível e da precisão desejada. A alimentação do sensor é representada por +15V, -15V e R_M representa a resistência de medição, calculada em função do ganho desejado e da tensão de saída do sensor necessária (V_{C_st}).

O valor do resistor R_1 é obtido através da relação da amplitude da tensão a ser medida e da corrente nominal do primário do sensor. Para calcular o valor do resistor de medição, primeiramente é necessário definir o ganho entre a tensão do primário e a tensão do secundário do sensor.

Figura 53 – Esquemático do sensor hall de tensão LV-20-P



Fonte: Adaptado de [44].

Tabela 20 – Parâmetros dos sensores de tensão do projeto do conversor.


Sensor	Ganho	R_M (Ω)	R_1 ($k\Omega$)
Capacitores Flutuantes	0,010	90	22,7
Tensão da Rede	0,0018	121	135,0
Tensão do Barramento cc	0,0056	350	68,0

5.7 SENSOR HALL DE CORRENTE

Para a medição da corrente de saída do conversor utilizou-se o sensor hall LA-55-P da empresa *LEM Components*. A Figura 54 apresenta o diagrama do sensor LA 55-P. A alimentação do sensor é representada por +15V, -15V e R_M representa a resistência de medição, calculada em função do ganho desejado e da tensão de saída do sensor necessária.

No cálculo do resistor de medição é necessário primeiramente estabelecer a tensão desejada na saída do sensor. Em função da entrada do *DSP* aceitar apenas sinais de 0V a 3,3V e a corrente ser senoidal, é necessário que seja adicionado um sinal de 1,5V para centralizar a faixa de leitura do conversor A/D. Assim, o sinal da saída do sensor hall deve variar entre 1,0V e -1,0V. Para este projeto definiu-se o ganho como sendo de 0,051. Desta maneira utilizou-se um valor de R_M de 51 Ω .

Figura 54 –Imagem do sensor hall de corrente LA-55-P



Fonte: Adaptado de [45].


5.8 LAYOUT DA PLACA DE CONDICIONAMENTO

O *layout* da placa de condicionamento é mostrado na Figura 55. A placa de condicionamento de sinais possui apenas o *bottom layer*, sendo dividida em três partes: circuito de condicionamento dos sensores para a A/D do *DSP*, circuito de condicionamento do sinal de erro dos *drivers* para o *DSP* e condicionamento do sinal do *DSP* para os *drivers*.

O circuito de condicionamento dos sinais de leitura dos sensores para a entrada A/D do *DSP* é composto por filtros *anti-aliasing* (para filtrar ruídos e frequências indesejadas) e circuitos de proteção contra sobretensão nas portas A/D do *DSP*. Neste projeto, são feitas as leituras da tensão dos capacitores flutuantes, da corrente senoidal de saída, da tensão do barramento cc e da tensão da rede em caso de conexão com a rede de distribuição. A Figura 56 mostra em detalhe o esquemático do circuito. O sinal condicionado deve possuir uma amplitude entre 0 V e 3,3 V, faixa de tensão aceita pelo conversor A/D do *DSP*. Desta maneira, os sinais de corrente alternada devem ser somados com uma tensão de 1,5 V. Para isso é utilizado um regulador de tensão linear. O circuito integrado utilizado é o TL084, contendo quatro amplificadores operacionais [46].


O esquemático do circuito responsável por condicionar os sinais *PWM* do *DSP* para os *drivers* é mostrado na Figura 57. Como os sinais *PWM* do *DSP* possuem amplitudes de 3,3 V, é necessário adequar essa tensão ao nível de tensão utilizada nos *drivers*, neste caso 15 V. Para isto são utilizados circuitos *buffers* com resistor de *pull-up*. O circuito integrado escolhido é o SN7407 da *Texas Instruments*, no qual possui seis *buffers* [47]. A alimentação de 5 V do circuito integrado é realizada através de um regulador linear.

Figura 56 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal dos sensores para o DSP.



Fonte: Produção do Autor


Figura 57 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal do *DSP* para os *drivers*.



Fonte: Produção do Autor

O circuito responsável por condicionar o sinal de erro dos *drivers* para o *DSP* é apresentado na Figura 58. Este circuito de condicionamento adequa os sinais de erro dos *drivers* para os níveis de tensão do *DSP*, sendo possível usar estes sinais na proteção do conversor. Além de condicionar os sinais de erros dos *drivers*, esta parte da placa de condicionamento possui *LEDs* que indicam qual o *driver* do conversor que apresenta algum problema.

Figura 58 – Esquemático do circuito da placa de condicionamento responsável por condicionar o sinal de erro dos *drivers*.




Fonte: Produção do Autor

5.9 LAYOUT DA PLACA DA PLACA DE POTÊNCIA

O circuito de potência do conversor FC-FC é dividido em duas placas idênticas para cada braço do conversor, facilitando o manejo e a troca de componentes quando necessário. A distribuição dos componentes está mostrada na Figura 59. Os capacitores de barramento e os bornes de entrada estão localizados no lado esquerdo da placa.


Os transistores estão centralizados e distribuídos homogeneamente no dissipador para manter a distribuição de calor no dissipador. Além disso, os *drivers* são posicionados próximo dos transistores para diminuir a distância das trilhas dos sinais de comando.

Figura 59 – Distribuição dos componentes da placa de potência de um braço do conversor FC-FC.



Fonte: Produção do Autor


Figura 60 – Layout do *bottom layer* da placa de potência de um braço do conversor FC-FC.



Fonte: Produção do Autor

Os capacitores de grampeamento estão centralizados na placa para aproveitar o espaço e diminuir as trilhas entre estes elementos e dos interruptores. São adicionados capacitores de polipropileno em paralelo com os capacitores de grampeamento para diminuir filtrar ruídos. As Figura 60 e a Figura 61 mostram o *layout* do *bottom layer* e do *toplayer*, respectivamente.

Figura 61 – Layout do *Top layer* da placa de potência de um braço do conversor FC-FC.



Fonte: Produção do Autor

5.10 CONCLUSÕES DO CAPÍTULO

No presente capítulo foi feita a apresentação das especificações do projeto e as etapas de implementação do projeto físico do conversor. O método de projeto para determinar a capacitância dos capacitores do barramento cc, da capacitância dos capacitores flutuantes, a indutância do filtro L de saída e o *layout* das placas de potência e de condicionamento foram mostrados nesta parte do trabalho.

Para o projeto do filtro de saída do conversor, optou-se por um filtro L, pois a tensão do conversor apresenta 5 níveis, dispensando o uso de um filtro de maior ordem.


Por ser um protótipo e não um produto comercial, o projeto de *hardware* deste conversor possui alguns componentes sobredimensionados, que estavam disponíveis no laboratório, uma vez que o objetivo deste trabalho é desenvolver e pesquisar novas técnicas de controle.

6 MODELAGEM E CONTROLE DO CONVERSOR FC-FC CONECTADO A REDE DE DISTRIBUIÇÃO

Este capítulo é dedicado ao estudo da modelagem e do projeto de controle do inversor FC-FC realizando a interface entre um sistema fotovoltaico e a rede de distribuição. A seguir é apresentada a obtenção do modelo da planta da corrente de saída do conversor em função da razão cíclica dos interruptores e o modelo da planta da tensão total de barramento em função da corrente de saída. É apresentada a modelagem orientada ao controle do conversor, na qual as funções de transferências necessárias para o projeto dos compensadores são obtidas. Os controladores digitais projetados são apresentados e, ao final do capítulo, uma simulação para validação do projeto é realizada.


A partir da Figura 62 é possível ter uma visão geral do sistema de controle implementado neste trabalho. A malha interna de controle é responsável pela dinâmica da corrente injetada na rede e uma malha externa que faz o controle da tensão total de barramento. O *PLL* é responsável por gerar uma referência senoidal de amplitude unitária, que por sua vez está sincronizada com a rede elétrica de distribuição, tanto em fase quanto em frequência. A referência senoidal da malha de corrente é criada a partir do algoritmo de *PLL* multiplicado com a ação de controle da tensão total de barramento. Desta forma a amplitude da corrente injetada na rede de distribuição aumenta se a tensão de barramento aumentar e diminui se a tensão diminuir, mantendo a tensão V_{CC} balanceada. Além da malha de controle para conectar o conversor FC-FC na rede, há a malha de controle da tensão dos capacitores flutuantes, apresentada anteriormente. A Figura 63 mostra o diagrama completo do conversor e das malhas de controle.

Figura 62– Diagrama de blocos do sistema de controle do conversor FC-FC conectado à rede.



Fonte: Produção do Autor.

Figura 63– Diagrama mostrando a estratégia de controle e todas as malhas do conversor FC-FC conectado à rede.



Fonte: Produção do Autor.

A seguir são discutidas as estruturas de controle, bem como a modelagem de cada um de seus componentes.

6.1 MODELAGEM DO CONVERSOR FC-FC CONECTADO A REDE

Para projetar e implementar o controle do conversor *Full-Bridge Flying Capacitor* conectado à rede, é necessário obter as funções de transferência. A razão cíclica é responsável por controlar a corrente de saída do conversor, desta maneira a função de transferência utilizada no projeto do controle de corrente é $G_i(s) = i_o(s) / d(s)$. Já a tensão V_{CC} é controlada através da corrente i_o , assim, o modelo utilizado no projeto do controle desta tensão é $G_{vcc}(s) = v_{cc}(s) / i_o(s)$. Outros modelos utilizados no projeto dos controladores, como o do modulador *PWM* digital e o filtro *anti-aliasing* também são apresentados a seguir [48] [49] [50] [51].

6.1.1 Modelagem da Planta de Corrente $i_o(s) / d(s)$

A injeção de potência na rede elétrica através de painéis fotovoltaicos pode ser feita através do controle tanto da tensão, como da corrente de saída do inversor. Considerando que o filtro de saída do conversor é um filtro indutivo puro, a saída do conversor tem características de fonte de corrente. Sendo assim, uma boa opção de injeção de potência à rede é feita através do controle da corrente de saída do conversor.


A Figura 64 representa o circuito equivalente do conversor FC-FC para o estudo dinâmico da corrente do indutor. O elemento L_F representa o valor da indutância do filtro de saída do inversor, R_F a resistência série do indutor, L_r a indutância equivalente da rede elétrica e R_r a resistência equivalente da rede. Com esse circuito é possível calcular o comportamento da corrente de saída do indutor em função do ciclo de trabalho do inversor.

Neste circuito, os arranjos de semicondutores são substituídos por duas fontes de tensão variáveis no tempo, definidas como $v_{AN}(t)$ e $v_{BN}(t)$, que representam a tensão gerada em cada braço do conversor, como mostrado na equação (6.1) e na equação (6.2).

$$v_{AN}(t) = \frac{V_{CC}}{2} d(t) \quad (6.1)$$

$$v_{BN}(t) = \frac{V_{CC}}{2} [1 - d(t)] \quad (6.2)$$

Figura 64 – Circuito equivalente para modelagem da corrente de saída do conversor.



Fonte: Produção do Autor.

Os valores médios quase instantâneos de como $v_{AN}(t)$ e $v_{BN}(t)$ são calculados por (6.3) e (6.4), respectivamente.

$$\langle v_{AN}(t) \rangle_{T_s} = \frac{V_{CC}}{2} \langle d(t) \rangle_{T_s} \quad (6.3)$$

$$\langle v_{BN}(t) \rangle_{T_s} = \frac{V_{CC}}{2} [1 - \langle d(t) \rangle_{T_s}] \quad (6.4)$$

Fazendo a análise de malha no circuito da Figura 64 é possível obter a equação (6.5)

$$v_{AN}(t) - v_{BN}(t) = (L_F + L_r) \frac{di_o(t)}{dt} + (R_F + R_r) i_o(t) + V_r(t) \quad (6.5)$$

Calculando o valor médio quase instantâneo e substituindo (6.3) e (6.4) em (6.5) chega-se na expressão:

$$\frac{V_{CC}}{2} \langle d(t) \rangle_{T_s} - \frac{V_{CC}}{2} [1 - \langle d(t) \rangle_{T_s}] = (L_F + L_r) \frac{d \langle i_o(t) \rangle_{T_s}}{dt} + (R_F + R_r) \langle i_o(t) \rangle_{T_s} + \langle V_r(t) \rangle_{T_s} \quad (6.6)$$

Perturbando as variáveis V_r , i_o e d , linearizando e aplicando a transformada de Laplace, obtém-se:

$$i_o(s) = \frac{V_{CC} d(s)}{s(L_r + L_F) + R_r + R_F} + V_r(s) \quad (6.7)$$

Nota-se, que a tensão da rede entra como uma perturbação na planta de corrente. Considerando V_r perfeitamente senoidal e livre de harmônicas é possível simplificar para expressão (6.8). A validação do modelo da planta não será feita neste trabalho, pois é um modelo amplamente conhecido na literatura e apresentada em outros trabalhos [50].

$$G_{io} = \frac{i_o(s)}{d(s)} = \frac{V_{CC}}{s(L_r + L_F) + R_r + R_F} \quad (6.8)$$

6.1.2 Modelagem da Planta de Tensão Total de Barramento $v_{cc}(s) / i_o(s)$

A planta de tensão total do barramento cc representa o comportamento dinâmico de V_{CC} para uma variação na corrente direta drenada pelo conversor. O objetivo desta modelagem é realizar o grampeamento ativo desta tensão, para que se consiga controlar o fluxo de potência entregue do arranjo fotovoltaico para a rede.

Este modelo pode ser obtido através do balanço de potência ativa média do conversor. O circuito do conversor é reescrito de acordo com a Figura 65, de forma que o barramento observe uma corrente média equivalente de entrada para se obter a função de transferência que representa a dinâmica da variação do valor de tensão total de barramento pela variação da corrente direta drenada pelo conversor.

Sabe-se que, a relação entre a potência de saída (P_o) e a potência de entrada (P_{in}) é representada pela equação (6.9), sendo η o rendimento do conversor, V_{r_rms} a tensão *rms* da rede, i_{o_rms} a corrente *rms* de saída do conversor e i_{CC} média drenada pelo conversor.

$$P_o = \eta P_{in} \quad (6.9)$$

Sendo:

$$\begin{aligned} P_o &= V_{r_rms} i_{o_rms} \\ P_{in} &= V_{CC} i_{CC} \end{aligned} \quad (6.10)$$

Pelo circuito equivalente, sabe-se que a corrente média fornecida pelo barramento é representada pela equação (6.11):


$$i_{CC} = \frac{V_{CC} s C_B}{s RSE_{cb} + 1} \quad (6.11)$$

Substituindo (6.11) e (6.10) em (6.9), realizando algumas manipulações matemáticas, linearizando a equação em torno do ponto nominal de operação e aplicando a transformada de Laplace obtém-se a função de transferência G_{vcc} , vista em (6.12). Sendo V_{rpk} a tensão de pico da rede, C_B a capacitância total do barramento cc e RSE_{CB} a resistência série total do capacitor do barramento cc. Nota-se, que a resistência série da capacitância do barramento cc adiciona um zero na planta. Quanto maior a resistência RSE_{CB} , maior sua influência sobre o projeto de controle, pois um zero de baixa frequência é inserido no sistema.

A validação do modelo da planta de tensão de barramento cc pela corrente de saída não é apresentado, pois está dedução já é feita em [50].

$$G_{vcc}(s) = \eta \frac{V_{rpk}}{V_{CC}} \left(\frac{s RSE_{cb} + 1}{s C_B} \right) \quad (6.12)$$

Figura 65 – Circuito equivalente para modelagem da planta de tensão total do barramento cc.



Fonte: Produção do Autor.

6.1.3 Modelagem do Modulador *PWM*

O objetivo do modulador *PWM* é transformar a amplitude de um sinal analógico em um percentual do tempo total de comutação. Para realizar o projeto do controlador de corrente é necessário conhecer o modelo do bloco *PWM* digital.

Como o circuito de geração dos pulsos é digital, o sinal de comparação é amostrado no pico da portadora e mantido fixo até o próximo pico, onde é atualizado. Esta característica insere um atraso digital de uma amostra, que deve ser considerado no modelo do modulador.

O modelo digital para o modulador *PWM* é representado pela equação (6.13), onde V_{Port} é o valor de pico a pico da portadora. Observa-se que o atraso é inserido no modelo em função da característica da modulação digital [52].

$$G_{PWM}(z) = \frac{1}{(V_{Port})(z)} \quad (6.13)$$


6.1.4 Modelagem do Filtro *Anti-Aliasing*

Aliasing é um fenômeno que ocorre em sistemas amostrados e que pode ser entendido como sendo quando um sinal de alta frequência (uma frequência superior a metade da frequência de amostragem) que é interpretado como sendo um sinal de uma frequência inferior a metade da frequência de amostragem. Isso ocorre porque não existe uma quantidade de amostras suficientes para caracterizar o sinal.

Logo, para evitar este fenômeno, é necessário limitar, através de filtros, o espectro de frequências dos sinais que são tratados. Estes são denominados de filtros *anti-aliasing*, no qual são filtros passa-baixa analógicos com frequência de corte igual ou menor que a metade da frequência de amostragem.

Para implementar este filtro é utilizado o circuito analógico mostrado na Figura 66. A função de transferência deste filtro é dada pela equação (6.14). Para cada variável monitorada deve ser inserido um filtro em série com o sinal. Como a frequência de amostragem empregada neste trabalho é de 20 kHz, a frequência de corte do filtro *anti-aliasing* é projetada para ser em aproximadamente 10 kHz. Desta maneira, obtêm-se $R_a = 68 \text{ k}\Omega$ e $C_a = 220 \text{ pF}$ [23].

$$G_{aa}(s) = \frac{1}{(s R_a C_a + 1)} \quad (6.14)$$

Figura 66 – Esquemático do circuito *anti-aliasing* utilizado.

Fonte: Produção do Autor.

6.2 Projeto dos Controladores

Com a estratégia de controle definida e as funções de transferências já encontradas, é realizado, o projeto dos controladores da corrente de saída e da tensão do barramento cc.

A Tabela 21 mostra as especificações do conversor, bem como os parâmetros do circuito de potência e do circuito digital. Esses parâmetros são utilizados no dimensionamento dos dois controladores mostrados a seguir.

Tabela 21 – Parâmetros utilizados para projetar os controladores para conectar o conversor FC-FC a rede.

Parâmetro	Valor	Descrição
V_{CC} (V)	400	Tensão do barramento cc
V_{rpk} (V)	5,3	Pico mínimo da corrente de saída
I_{p_min} (A)	5,3	Pico mínimo da corrente de saída
I_{p_max} (A)	19,3	Pico máximo da corrente de saída
L_{r_max} (mH)	0,6	Indutância máxima da rede
L_{r_min} (mH)	0	Indutância mínima da rede
R_r (Ω)	0,6	Resistência equivalente da rede
L_F (mH)	1,6	Indutância total do filtro de saída
R_F (Ω)	0,06	Resistência total do filtro de saída
V_{Port} (V)	1,0	Tensão pico-a-pico da portadora
RSE_{cb} (Ω)	0,1	Resistência série total do barramento cc
C_B (μ F)	1175	Capacitância total do barramento cc
H_i	1	Ganho sensor de corrente
H_{vcc}	1	Ganho sensor de tensão de barramento
H_{vr}	1	Ganho sensor da tensão da rede
C_a (pF)	220,0	Capacitor do filtro <i>anti-aliasing</i>
R_a (k Ω)	68,0	Resistor do filtro <i>anti-aliasing</i>
F_a (Hz)	20000	Frequência de amostragem

Os controladores são implementados de forma digital, então algumas características do controlador digital devem ser levadas em consideração, como o atraso de transporte total inerente ao controle digital. A influência dos filtros analógicos *anti-aliasing* também são levados em consideração no projeto dos controladores.

6.2.1 Projeto do Controlador de Corrente de Saída


Para o controlador de corrente é escolhido o controlador proporcional mais controladores ressonantes, pois deseja-se rastrear referências senoidais na frequência fundamental e alguns de seus múltiplos. Além dos controladores ressonantes, um pólo em alta frequência é adicionado, garantindo que ocorra a atenuação de sinal de ruídos na prática.

O controlador ressonante possui um ganho elevado na frequência sintonizada sendo ideal para o rastreamento de referência senoidais. Optou-se pelo uso de controladores ressonantes, pois controladores PI em inversores conectados à rede não são adequados, pois não garantem erro nulo em regime permanente e não inibem os efeitos das harmônicas da rede. A estrutura de controle é apresentada pela equação (6.15). Os parâmetros que devem ser ajustados no projeto do controlador são: o ganho proporcional k_p , o ganho total do controlador k_{io} , o ganho de cada conversor ressonante k_{ih} , o pólo de alta frequência p_{hf} , a frequência de corte das bandas laterais ω_{ch} e a frequência de corte de cada ressonante ω_h .

Para o projeto de corrente deve-se levar em consideração a indutância da rede e sua influência no controlador. O controlador deve ser projetado para o pior caso, ou seja, para indutância da rede mínima. Desta forma, o controlador atende os requisitos de projeto tanto para $L_{r\ min}$ como para $L_{r\ max}$.

$$C_{io} = \frac{k_{io}}{(1 + p_{hf}w)} \left(k_p + \sum_{h=1,3,5,7,9} \frac{k_{ih} w}{w^2 + \omega_{ch}w + \omega_h^2} \right) \quad (6.15)$$

Figura 67 – Diagrama de malha do controle digital da corrente de saída.




Fonte: Produção do Autor.

Os valores de indutância da rede escolhidos para a análise foram arbitrados, de forma a observar a tendência de mudança da planta em malha aberta com o controlador.

Os parâmetros dos controladores ressonantes projetados são mostrados na Tabela 22. São projetados controladores ressonantes para a frequência fundamental e para os harmônicos de 3°, 5°, 7° e 9° ordem. A Figura 68 mostra o diagrama de bode da malha de controle de corrente com $L_r \text{ min.}$ Sendo $FTMA_{i_o}$ a função de transferência em malha aberta ($G_{i_o} \cdot G_{aa} \cdot G_{PWM}$), C_{i_o} o controlador de corrente e $FTMA_{C_{i_o}}$ a função de transferência em malha aberta controlada.

A planta controlada possui uma frequência de cruzamento por zero em 780 Hz e margem de fase de 46,4°. Com o uso de controladores ressonantes nas frequências de interesse, não há problema do controlador ser projetado com uma frequência de corte abaixo do usual.

Figura 68 – Diagrama de bode da planta de corrente com ganhos, do controlador e da planta de corrente controlada, quando $L_r \text{ min.}$



Fonte: Produção do Autor.

Tabela 22 – Parâmetros do controlador ressonante da malha de corrente de saída.

Parâmetro	Valores por Harmônico				
	1	3	5	7	9
ω_h	$(2\pi) 60$	$(2\pi) 180$	$(2\pi) 300$	$(2\pi) 420$	$(2\pi) 540$
ω_{ch}	1,6	2,2	2,2	2,6	2,6
k_{ih}	3,5	1,1	0,75	0,45	0,25
k_{io}			165.790		
k_p			0,01012		
P_{hf}			$(2\pi)18.000$		

6.2.2 Projeto do Controlador da Tensão de Barramento

Para o cálculo do controlador da malha de tensão do barramento cc total, considera-se que a malha interna de corrente tenha uma frequência de cruzamento por zero muito maior que a malha externa. Sendo assim, a malha interna responde muito mais rapidamente que a malha externa, o que torna possível simplificar o diagrama de blocos da malha de corrente por um ganho igual ao inverso do ganho do sensor de corrente. O diagrama da malha de controle digital da tensão total do barramento cc é mostrado na Figura 69.


Nesta malha, o controlador de tensão total do barramento cc gera a amplitude do sinal de referência do controlador de corrente de saída, fazendo com que o barramento absorva ou entregue energia a rede, elevando ou reduzindo a tensão média do barramento cc, de acordo com a potência fornecida pelo painel fotovoltaico.

Para este projeto de controle optou-se por um controlador PI mais um pólo de alta frequência para atenuar ruídos, de acordo equação (6.16). Sendo k_{vcc} o ganho do controlador, z_{vcc} a frequência em radianos do zero do controlador e p_{vcc} a frequência em radianos do polo de alta frequência.

$$C_{vcc} = \frac{k_{vcc} (1 + z_{vcc} w)}{w(1 + p_{vcc} w)} \quad (6.16)$$


Os parâmetros do controlador projetado são mostrados na Tabela 23. O zero é posicionado em 2 Hz, o pólo posicionado em 1 kHz, a frequência de cruzamento por zero projetada é de 6 Hz e a margem de fase de 71,3°. O diagrama de bode para a malha de controle pode ser observado na Figura 70. Sendo $FTMA_{vcc}$ a função de transferência em malha aberta ($G_{vcc} \cdot G_{aa} \cdot 1/H_i$), C_{vcc} o controlador da tensão do barramento e $FTMA_{c_{vcc}}$ a função de transferência em malha aberta controlada.

Figura 69 – Diagrama de malha do controle digital da tensão do barramento cc



Fonte: Produção do Autor.

Figura 70 – Diagrama de bode da planta da tensão de barramento total com ganhos, do controlador e da planta de tensão de barramento total.



Fonte: Produção do Autor.


Tabela 23 – Parâmetros do controlador PI mais polo da malha de tensão total de barramento.

Parâmetro	k_{vcc}	z_{vcc}	p_{vcc}
Valor	585,00	12,57	6283,20

6.3 CIRCUITO DE SINCRONISMO COM A REDE DE DISTRIBUIÇÃO

O circuito de controle do conversor necessita de uma referência senoidal com mesma frequência e fase que a rede de distribuição. Para isto é utilizada uma lógica de sincronismo do tipo *Phase Locked Loop (PLL)*. Os circuitos *PLL* utilizam sinais da rede elétrica como entrada para que em malha fechada produzam sinais de saída com frequência e fase relacionados com os sinais de entrada. Neste trabalho é utilizado um circuito *PLL* monofásico com o conceito de funções ortogonais, bem como o conceito de filtros digitais de média móvel, como mostrado na Figura 71 [51] [53].

O sinal medido da rede (V_r) é multiplicado por uma senóide em quadratura com ângulo φ ($V_{/90^\circ}$), sendo que ambos os sinais necessitam ter uma amplitude unitária. Na sequência, o produto escalar da tensão da rede, pela função em quadratura é comparado com uma referência nula, gerando assim um sinal de erro (φ_{Erro}). A ação de controle (φ_{PI}) gerada pelo controlador PI dá origem a uma variação da frequência de oscilação fundamental que será sincronizada. Por fim, o sinal φ_{PI} passa por uma lógica, onde se o valor da ação do controlador for maior que 2π , φ assume o valor de -2π . Caso contrário, o ângulo φ permanece com o mesmo valor de φ_{PI} . Desta maneira, a função seno com ângulo φ gera a referência senoidal com fase e frequência adequadas para o controlador de corrente ($i_{o_ref_PLL}$).

Figura 71 – Diagrama de blocos do circuito *PLL* monofásico utilizado.

Fonte: Produção do Autor.

6.4 SIMULAÇÃO

O circuito utilizado na simulação é apresentado na Figura 75. Os parâmetros utilizados na simulação são os mesmos apresentados na Tabela 21. Nesta simulação são avaliados os parâmetros de qualidade da corrente injetada na rede, comparando os valores de DHT obtidos com os valores de normas em vigência. Além disso, a eficiência dos controladores e os efeitos das perturbações da rede também são avaliados.


Para avaliar de forma mais real a ação dos controladores ressonantes para inibir as perturbações da rede na malha de corrente, são medidas as amplitudes das harmônicas da rede e estes valores são considerados na simulação. A Tabela 24 mostra os resultados.

A Figura 72 mostra em detalhe a tensão da rede (V_r), a corrente de saída do conversor (i_o), a ação de controle da malha de corrente (C_{io}) e o sinal de erro da malha de corrente.

Tabela 24 – Amplitude de tensão das harmônicas medidas da rede e usadas na simulação.

Harmônica	Frequência (Hz)	Amplitude (V _{pico})
Fundamental	60	311
3°	180	8
5°	300	5,5
7°	420	6,3
9°	540	2,5

Figura 72- Tensão da rede (V_r), corrente de saída do conversor (i_o), a ação de controle da malha de corrente (C_{io}) e o sinal de erro da malha de corrente.



Fonte: Produção do Autor.

Na Figura 72 pode-se observar a deformação na tensão V_r causada pelas harmônicas de baixa frequência presentes na rede de distribuição. Nota-se, que a malha de sincronismo atua de forma eficiente, deixando a corrente de saída (i_o) em fase com a tensão V_r , sendo possível desta forma injetar potência ativa na rede com fator de potência perto da unidade. O controlador ressonante projetado para a malha de corrente (C_{io}) apresenta resultados satisfatórios na simulação, inibindo as perturbações das harmônicas da rede, resultando em uma corrente senoidal de baixa DHT.


Para analisar a qualidade da corrente injetada na rede pelo inversor, é feita uma análise das amplitudes das harmônicas presentes em i_o , da DHT e do fator de potência (FP), comparando os resultados obtidos na simulação com os valores permitidos pela norma ABNT NBR 16149.

A norma estabelece que, para inversores de sistemas fotovoltaicos de até 3 kW conectados à rede, a amplitude das harmônicas ímpares de 3° a 9° não deve ultrapassar 4% da amplitude da fundamental. Para as harmônicas ímpares de 11° a 15° este valor é limitado em 2% e para as harmônicas ímpares de 17° a 19° limita-se em 1,5% da amplitude da fundamental. Além disso, a DHT não deve ultrapassar 5% na potência nominal e o fator de potência deve ser maior que 0,98. A Tabela 25 apresenta a comparação. Nota-se, que todos os parâmetros analisados atendem a norma em vigência, comprovando a eficácia das malhas de controle projetadas.

Tabela 25 – Comparação entre os parâmetros de qualidade da corrente injetada na rede do conversor e os valores permitidos pela norma NBR 16149.


Parâmetro	Simulação	Norma NBR 16149
3°	2,39%	4%
5°	0,68%	4%
7°	0,34%	4%
9°	0,42%	4%
11°	0,07%	2%
13°	0,03%	2%
15°	0,02%	2%
17°	0,03%	1,5%
19°	0,03%	1,5%
21°	0,03%	1,5%
DHT (%)	3,50	5,0
FP	0,9975	0,98

Figura 73- Resposta da tensão do barramento cc (V_{CC}), referência do controlador de tensão (V_{CC_ref}), resposta da corrente de saída do conversor (i_o) e ação de controle da malha de tensão do barramento (C_{vcc}), após uma redução de -4A na corrente média fornecida pelo painel, no instante $t = 2,00$ s.



Fonte: Produção do Autor.

Figura 74- Resposta da tensão do barramento cc (V_{CC}), referência do controlador de tensão (V_{CC_ref}), resposta da corrente de saída do conversor (i_o) e ação de controle da malha de tensão do barramento (C_{vcc}), após um aumento de 4A na corrente média fornecida pelo painel, no instante $t = 2,00$ s.



Fonte: Produção do Autor.

Na segunda parte da simulação, é avaliado o comportamento do controlador da tensão total do barramento cc para variações na corrente média fornecida pelos painéis fotovoltaicos. A Figura 73 e a Figura 74 mostram o comportamento do sistema a variações em rampa da corrente média fornecida pelos painéis.

No primeiro caso (Figura 73), a corrente média fornecida pelos painéis possui um valor inicial de 7A e no instante de 2,00 s ocorre uma diminuição em rampa (transição de 0,2 s) da corrente i_{pv} para 3A. Desta forma, a tensão do barramento cc começa a diminuir e o controlador C_{vcc} atua diminuindo a amplitude da corrente de saída i_o para 9 A. Consequentemente, ocorre a diminuição da potência fornecida para a rede ca, reestabelecendo a tensão de 400 V no barramento cc.


A Figura 74 mostra a situação onde há um aumento da corrente média do painel de 3 A para 7 A, aumentando a tensão do barramento cc. Ao ser medido um valor diferente da referência estabelecida (V_{CC_ref}), a ação de controle C_{vcc} aumenta a amplitude da referência de corrente, fornecendo mais potência a rede de distribuição. Isso faz com que a tensão do barramento cc fique balanceada e se mantenha em 400 V.

6.5 CONCLUSÕES DO CAPÍTULO

Neste capítulo foram apresentadas as malhas de controle responsáveis por realizar o controle do conversor FC-FC conectado à rede de distribuição. A injeção de potência na rede é feita através do controle da corrente de saída do conversor (i_o). Primeiramente mostrou-se a modelagem das plantas de corrente, tensão, modulador *PWM* e filtro *anti-aliasing*. Com as especificações e os modelos, foi possível realizar o projeto dos controladores. Depois foram projetados os controladores das malhas de tensão e corrente.

A partir dos resultados da simulação, observou-se que o controlador projetado atendeu as especificações de projeto, mantendo a tensão do barramento cc equilibrada e sintetizando uma corrente senoidal na saída do conversor, com baixa DHT e fator de potência quase unitário. Os controladores ressonantes para a malha de controle de corrente se mostraram eficientes para anular os efeitos das harmônicas presentes na tensão da rede.

Figura 75 – Circuito de potência de controle para a simulação dos controladores do conversor FC-FC conectado à rede.



Fonte: Produção do Autor.

7 RESULTADOS EXPERIMENTAIS


Com o objetivo de comprovar toda a análise apresentada previamente foi implementado um protótipo e resultados experimentais são obtidos. Esses resultados são apresentados e discutidos neste capítulo.

Na Figura 76 é apresentada uma foto da montagem experimental do protótipo em laboratório sendo composto pelos seguintes componentes: sensores de corrente e tensão, fonte auxiliar, Kit *DSP* TMS320F28335, placa de condicionamento de sinais, capacitores de barramento, pelos dois braços *flying capacitor* e filtro de saída. Para alimentar o barramento cc de entrada é utilizada uma fonte cc controlada do fabricante Magna Power, a qual pode ser usada como fonte de corrente ou de tensão. Este equipamento também simula o comportamento de painéis fotovoltaicos a partir das curvas de corrente e tensão, porém neste trabalho esta função não é utilizada.

Inicialmente é apresentado o conversor operando em malha fechada com os controladores projetados, uma carga resistiva e condições nominais de operação. Neste teste são avaliados os resultados para a lógica de sincronismo com a rede, o controlador dos capacitores flutuantes, o controlador da corrente de saída e o controlador da tensão de barramento. O esquemático do circuito experimental utilizando carga R é mostrado na Figura 77. Os parâmetros utilizados neste experimento são mostrados na Tabela 26.


No segundo experimento prático realizado é feita a conexão do conversor FC-FC a rede de distribuição como mostrado na Figura 78. Os parâmetros de teste utilizados são apresentados na Tabela 26. Este experimento é realizado com uma potência abaixo da nominal e com a tensão da rede em 127V eficaz, devido as limitações de potência, corrente e da relação de transformação do transformador utilizado para isolação. Para realizar a conexão com a rede é necessário realizar a pré-carga dos capacitores de barramento e dos capacitores flutuantes através de um resistor $R_{start-up}$ com valor de 56Ω e de um relé (SW_1). O *start-up* do inversor é feito a partir da fonte cc de entrada, com SW_1 fechada e SW_2 aberta, comutando os interruptores do inversor de maneira que circule uma corrente pelo resistor $R_{start-up}$, carregando os capacitores simultaneamente. A referência dos controladores de tensão dos capacitores flutuantes é estabelecida como sendo metade da tensão do barramento, desta maneira os capacitores C_1 e C_2 são carregados em rampa. Depois de atingir a tensão desejada em todos os capacitores, a contatora SW_2 fecha e instantes depois o relé SW_1 abre, realizando assim a conexão com a rede com todos os controladores ligados. A indutância e a resistência do conjunto transformador varivolt possuem valores de 2 mH e $1,8 \Omega$, respectivamente.

Figura 76 – Foto da bancada de teste experimental do protótipo em laboratório.




Fonte: Produção do Autor.

Figura 77 – Esquemático do circuito experimental utilizando carga resistiva e potência nominal.



Fonte: Produção do Autor.

Figura 78 – Esquemático completo do circuito experimental utilizando na execução dos testes do conversor FC-FC conectado à rede de distribuição.



Fonte: Produção do Autor.

Tabela 26 – Parâmetros de teste utilizados nos experimentos práticos com carga resistiva e para os testes de conexão com a rede de distribuição.

Parâmetro	Carga Resistiva	Rede de distribuição
V_{CC} (V)	400	250
P_o (W)	3000	1350
V_{r_eficaz} (V)	220	127
I_{p_max} (A)	19,5	15,5

7.1 EXPERIMENTOS UTILIZANDO CARGA RESISTIVA

7.1.1 Testes do Controlador da Tensão dos Capacitores Flutuantes


Para validar na prática o controlador de tensão dos capacitores flutuantes, são realizados alguns testes alterando a referência de V_{C1} e V_{C2} , verificando se a ação de controle controla as tensões nesses novos valores estabelecidos. Os controladores da corrente de i_o e da tensão de barramento V_{CC} não estão ativos nestes testes, para não influenciar nos resultados obtidos.

O funcionamento do conversor em condições nominais é mostrado na

Figura 79. A malha de equilíbrio da tensão dos capacitores flutuantes faz com que V_{C1} e V_{C2} fiquem grampeadas nos valores de 201 V e 200 V, respectivamente. Na tensão de saída V_o é possível verificar os 5 níveis do conversor bem definidos, resultando em uma corrente de saída (i_o) senoidal após o filtro L .


A Figura 80 a) apresenta o caso onde altera-se repentinamente a referência de V_{C1} de 200 V para 145 V e a referência de V_{C2} de 200 V para 230 V. Os resultados obtidos são satisfatórios. A tensão do capacitor C_1 (amarelo) atinge uma tensão média de 146 V e a tensão de C_2 (azul) estabelece equilíbrio com um valor médio de 229 V (erro menor que 1% para ambos os casos). No teste apresentado na Figura 80 b) a referência de V_{C1} é alterada de 145 V para 200 V e a de V_{C2} de 230 V para 200 V. A ação dos controladores atua de maneira a equilibrar a tensão dos capacitores flutuantes nos seus valores nominais. A tensão do capacitor C_1 (amarelo) atinge uma tensão média de 201 V e a tensão de C_2 (azul) estabelece equilíbrio com um valor médio de 200 V.

Figura 79 – Tensão de saída do conversor (V_o), tensão dos capacitores flutuantes (V_{C1} e V_{C2}) e corrente de saída (i_o) nos testes dos controladores de tensão dos capacitores flutuantes com carga resistiva.




Fonte: Produção do Autor.


Figura 80 – a) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de V_{C1} de 200 V para 145 V e a referência de V_{C2} de 200 V para 230 V. b) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de V_{C1} de 145 V para 200 V e a referência de V_{C2} de 230 V para 200 V. c) Tensão dos capacitores flutuantes (V_{C1} e V_{C2}) ao alterar a referência de ambos de 160 V para 200 V e 10 s depois a referência de ambos se alteram para 160 V novamente.



a)



b)



c)

Fonte: Produção do Autor.

Nota-se, que há uma diferença na dinâmica na resposta a mudança de referência da tensão de ambos os capacitores. Isso se deve ao fato de que os degraus na tensão de ambos os capacitores são diferentes, gerando ações de controle diferentes em ambos os capacitores. Isso faz com que as dinâmicas de resposta das tensões dos capacitores não sejam similares.

No último experimento realizado para validação dos controladores das tensões dos capacitores flutuantes são alterados ambos os sinais de referências de V_{C1} e V_{C2} de 160 V para 200V e, segundos depois, retorna-se novamente para 160 V. Os resultados obtidos são mostrados na Figura 80 c). A ação dos controladores faz com que as tensões dos capacitores C_1 C_2 atinjam seus novos valores estabelecidos, mesmo alterando as referências múltiplas vezes. Nota-se, que durante a transição da referência de 200 V para 160V há um comportamento fora do esperado para a tensão de C_1 possivelmente causado por um erro na aquisição de sinal do osciloscópio utilizado.


Comparando os resultados experimentais obtidos com os resultados da simulação realizada no Capítulo 4, observou-se que a resposta e a dinâmica dos controladores são muito similares. Uma diferença relevante observada foi o tempo de estabilização da tensão dos capacitores ao mudar a referência do controlador. Os resultados de simulação apresentam um tempo de estabilização menor, se comparado com os resultados experimentais. Isso é possivelmente ocasionado por diferenças nos sinais de comando dos interruptores gerados por não idealidades que não foram consideradas nas simulações.

7.1.2 Testes do Controlador de Corrente e da Tensão Total do Barramento cc

Para o experimento de validação dos controladores da corrente de saída e da tensão total do barramento cc com carga resistiva em condições nominais são utilizadas todas as malhas de controle do conversor (V_{C1} , V_{C2} , V_{CC} e i_o) incluindo a malha de sincronismo com a tensão da rede. Nesta etapa de testes, a fonte cc de entrada é utilizada como uma fonte de corrente, simulando a injeção de corrente proveniente de um arranjo fotovoltaico.

A Figura 81 mostra tensão de saída (V_o), tensão da rede (V_r) e a corrente de saída (i_o). Nota-se, que a tensão da rede e a corrente de saída do conversor estão praticamente em fase, indicando que a lógica do *PLL* está gerando de forma correta o ângulo do sinal de referência da malha de controle de i_o . O controlador de corrente i_o também apresenta resultados satisfatórios, rastreando seu sinal de referência, gerando uma corrente senoidal com amplitude de praticamente 19,3 A.

Figura 81 – Tensão de saída (V_o), tensão da rede (V_r) e a corrente de saída (i_o) com todos os controladores ativados e carga resistiva.




Fonte: Produção do Autor.

Nos experimentos para avaliar a eficiência do controlador da malha de tensão total do barramento cc, são aplicados degraus na corrente fornecida pela fonte cc (i_{pv}) verificando a resposta do controlador C_{vcc} .


A Figura 82 a) mostra a situação onde há uma diminuição de 7,2 A para 4,5 A da corrente média fornecida pela fonte cc (i_{pv}). Com isso, a tensão do barramento cc (V_{CC}) começa a diminuir e a ação de controle atua na redução a amplitude da corrente de saída (i_o) de 19,3 A para 14,5 A, ou seja, faz com que o inversor forneça menos potência a carga. Desta maneira, a tensão de 400 V é reestabelecida no barramento cc Na Figura 82 b) é apresentado o caso onde a corrente média de i_{pv} altera-se de 4,5 A para 6,8 A. Assim, a tensão do barramento cc aumenta fazendo com que C_{vcc} aumente a amplitude do sinal de referência da malha de i_o (14,5 A para 18,8 A), fornecendo mais potência a carga resistiva e mantendo V_{CC} em 400 V.

Observa-se, após o aumento ou diminuição da corrente média i_{pv} , o tempo do transitório foi de aproximadamente 250 ms para ambos os casos. Na Figura 82 a), a diminuição da corrente da fonte cc ocasionou em uma diminuição de aproximadamente 55V (14%) na tensão do barramento cc. Para o caso da Figura 82 b), o *overshoot* da tensão do barramento cc foi de aproximadamente 15% da tensão nominal.

Figura 82 – a) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer uma diminuição na corrente média fornecida pelo painel (i_{pv}), com carga resistiva. b) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer um aumento na corrente média fornecida pelo painel (i_{pv}), com carga resistiva.



a)



b)


Fonte: Produção do Autor.

7.2 EXPERIMENTOS REALIZANDO A CONEXÃO COM A REDE DE DISTRIBUIÇÃO

Nesta sessão são apresentados os resultados experimentais do conversor FC-FC conectado à rede de distribuição, utilizando os parâmetros apresentados anteriormente na Tabela 26 e todas as malhas de controle ativas.

A Figura 83 mostra as formas de onda da tensão de saída do conversor (V_o), tensão da rede (V_r) e a corrente de saída (i_o). A corrente do inversor está praticamente em fase com a tensão da rede (defasagem de $2,00^\circ$), apresentando uma forma de onda senoidal com amplitude de 15,5A. Nota-se, que o controlador C_{io} consegue inibir as perturbações de V_r , evitando que as harmônicas presentes na tensão da rede prejudiquem a qualidade da corrente injetada pelo inversor.

Figura 83 – Tensão de saída (V_o), tensão da rede (V_r) e a corrente de saída (i_o) com todos os controladores ativados e com o conversor conectado à rede de distribuição.



Fonte: Produção do Autor.

A Tabela 27 mostra uma comparação dos resultados experimentais obtidos com os valores permitidos pela norma ABNT NBR 16149, avaliando as amplitudes das harmônicas presentes em i_o , da DHT e do fator de potência (FP). Todos os parâmetros avaliados atendem a norma em vigência, comprovando a eficiência das malhas de controle projetadas. A 3ª harmônica possui 2,318% da amplitude da componente fundamental, sendo a harmônica de maior amplitude. Isto se deve a grande quantidade de harmônicas de terceira ordem presente na rede de distribuição. Com uma Distorção Harmônica Total de 2,98% e um ângulo de defasagem de 2,00° é possível obter o fator de potência de 0,9985 através da equação (7.1).


Comparando os resultados obtidos nas simulações com os resultados experimentais, nota-se que a DHT da corrente dos resultados experimentais é ligeiramente menor que a Distorção Harmônica Total encontrada na simulação. Isso se deve ao fato de que, a amplitude da tensão da rede utilizada na prática (127V) é menor que a da simulação (220V), consequentemente a amplitude das harmônicas também é menor. Desta forma, a corrente de saída i_o apresenta uma menor distorção harmônica. Além disso, a adição do transformador entre o conversor e a rede aumenta a indutância de saída, contribuindo com a atenuação dos harmônicos de i_o .

$$FP = \frac{\cos \varphi}{\sqrt{1 + DHT_i^2}} \quad (7.1)$$


Após avaliar os parâmetros da corrente injetada na rede, avaliou-se o comportamento do controlador da tensão do barramento cc ao ocorrer variações na corrente fornecida pela fonte cc (i_{pv}).

A Figura 84 a) apresenta a situação onde a corrente média fornecida pela fonte cc diminui de 6,6 A para 4,45 A. Desta maneira, a tensão V_{CC} decresce fazendo com que a ação de controle C_{vcc} diminua a amplitude da corrente de saída de 15,4 A para 10,4 A (inversor fornece menos potência a rede), equilibrando novamente a tensão do barramento cc em 400 V.

Figura 84 – a) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer uma diminuição na corrente média fornecida pelo painel (i_{pv}), com carga resistiva. b) Resposta da tensão do barramento cc (V_{CC}) e da corrente de saída (i_o), após ocorrer um aumento na corrente média fornecida pelo painel (i_{pv}), com o conversor conectado à rede de distribuição.



a)



b)

Fonte: Produção do Autor

No segundo caso, mostrado na Figura 84 b), há um aumento da corrente média i_{pv} de 4,3 A para 6,6 A. Como a corrente consumida pelo inversor não muda, há um aumento da corrente que circula pelos capacitores de barramento cc, o que faz com que a tensão V_{CC} suba. Para que a tensão do barramento cc se mantenha em 400 V, a ação de controle C_{vcc} aumenta a potência injetada na rede pelo conversor (mudando a amplitude de i_o de 10,1 A para 15,4 A). Desta forma, a tensão V_{CC} se mantém no seu valor de referência.

A dinâmica da resposta da tensão do barramento cc observada nas simulações feitas é ligeiramente mais lenta do que o encontrado na prática. O tempo do transitório na prática para o caso da Figura 84 a) é para o caso apresentado na Figura 84 b) são de aproximadamente 250ms, enquanto que nas simulações esse tempo foi em torno de 450ms. Essa diferença é possivelmente causada por não linearidades dos circuitos de comando, alterando a dinâmica do controlador.

Tabela 27 – Comparação entre os parâmetros de qualidade da corrente injetada pelo protótipo na rede e os valores permitidos pela norma NBR 16149.

Parâmetro	Resultados Experimentais	Norma NBR 16149
3°	2,318%	4%
5°	0,6988%	4%
7°	0,3275%	4%
9°	0,1849%	4%
11°	0,7202%	2%
13°	1,201%	2%
15°	0,2489%	2%
17°	0,5159%	1,5%
19°	0,2412%	1,5%
21°	0,2324%	1,5%
DHT (%)	2,98	5,0
FP	0,9985	0,98

7.3 CONCLUSÕES DO CAPÍTULO

Neste capítulo apresentou-se o protótipo implementado em uma bancada de testes e os resultados experimentais obtidos. Os testes realizados são feitos para duas condições: a primeira com carga resistiva e condições nominais de projeto, a segunda com o conversor conectado à rede de distribuição e potência reduzida devido as limitações do transformador utilizado. Na situação onde o conversor é conectado à rede, houve a necessidade de realizar uma pré-carga nos capacitores do barramento e dos capacitores flutuantes. Para isto, utilizou-se um resistor de carga e duas contatoras para realizar a pré-carga e a conexão na rede.

Os resultados obtidos para ambos os casos foram satisfatórios. Os controladores projetados mostraram-se eficientes no rastreamento dos seus sinais de referência. Além disto, comparou-se os parâmetros de qualidade da corrente injetada na rede com os valores estabelecidos pela norma NBR 16149. O projeto em questão atende todos os itens especificados como DHT (2,98%), fator de potência (0,9985) e o percentual das amplitudes das harmônicas em relação a componente fundamental.

8 CONCLUSÃO

Este trabalho apresenta o estudo, a modelagem e a implementação de um conversor multinível ponte completa com capacitores de grampeamento, o qual é projetado para realizar a interface entre uma fonte cc, como por exemplo um arranjo fotovoltaico de baixa potência, e a rede de distribuição. Este inversor possui dois braços *Flying Capacitor* de três níveis, sintetizando cinco níveis na saída do conversor.

No capítulo 2 foi feita uma revisão dos principais topologias e modulações dos inversores multiníveis, apresentando os principais vantagens e desvantagens de cada uma. Com a revisão bibliográfica realizada, verificou-se que o conversor FC-FC é uma das topologias multiníveis convencionais com o menor número de componentes utilizados, sendo isto uma vantagem. Das modulações estudadas, conclui-se que a modulação *PWM Phase Shifted* é a mais atrativa em termos de projeto do dissipador, pois ela distribui a corrente igualmente entre os semicondutores, facilitando o cálculo térmico.

No capítulo 3 apresentou-se uma análise da topologia estudada neste trabalho utilizando a modulação *PWM-PS*. Com o estudo das etapas de operação, conclui-se que o processo de carga e descarga dos capacitores flutuantes dependem do sentido da corrente de saída e dos interruptores que estão conduzindo. Com as simulações realizadas, nota-se que em situações ideais, a modulação *Phase Shifted* realiza o balanço natural da tensão dos capacitores flutuantes, pois distribui igualmente as correntes dos interruptores.

Uma técnica de controle da tensão dos capacitores flutuantes é apresentada no Capítulo 4. Após análises matemáticas do mecanismo de balanço da tensão dos capacitores flutuantes, chega-se à conclusão que é possível controlar as tensões nos capacitores aplicando perturbações nas razões cíclicas dos interruptores, o que implica em variação na tensão nos capacitores. Por meio dessas perturbações é possível equilibrar a tensão dos capacitores de grampeamento. Além disso, a modelagem apresentada considera que, o sentido da corrente senoidal de saída do conversor influencia na tensão dos capacitores flutuantes, pois muda o sentido da corrente que circula pelo capacitor. Em função destes fatores, foi proposta uma técnica de controle da tensão dos capacitores flutuantes adicionando uma variável na malha de controle que indica o sentido da corrente de carga, tornando mais eficiente o processo de carga e descarga dos capacitores flutuantes. O projeto do controlador utilizando esta técnica mostrou-se simples e eficiente. Nas simulações numéricas realizadas, os controladores de equilíbrio das tensões dos capacitores flutuantes se mostraram eficazes, realizando o

rastreamento da referência de tensão estabelecida e corrigindo perturbações não lineares encontradas na prática.

No Capítulo 5 foi feita a apresentação das especificações do projeto e as etapas de implementação do projeto físico do conversor. Por ser um protótipo e não um produto comercial, o projeto de *hardware* deste conversor possui alguns componentes sobredimensionados, uma vez que o objetivo deste trabalho é desenvolver e pesquisar novas técnicas de controle.

No capítulo 6 foi mostrado a modelagem e o projeto de controle para conexão do conversor FC-FC na rede de distribuição. Para conexão com a rede de distribuição projetou-se um controlador em cascata. A malha interna de controle é responsável pela dinâmica da corrente injetada na rede e uma malha externa que faz o controle da tensão total de barramento. Na malha de controle da corrente de saída do conversor, conclui-se que o controle mais adequado para esta situação são os controladores ressonantes, nos quais realizam o rastreamento da referência senoidal, inibindo as perturbações das harmônicas da tensão da rede de distribuição. Verificase, que a malha de controle da tensão do barramento cc realiza o controle da potência injetada na rede, aumentando ou diminuindo a amplitude da corrente de saída do conversor. Nas simulações realizadas para validação dos projetos de controle deste capítulo, observou-se que os controladores realizaram de forma eficiente o controle da potência ativa entregue a rede. O controlador de tensão do barramento cc manteve a tensão controlada na referência estabelecida e os controladores ressonantes de corrente se mostraram adequados, sintetizando uma corrente senoidal com baixa distorção harmônica e em fase com a tensão da rede, atendendo os valores permitidos pela norma ABNT NBR 16149

Foi implementado um protótipo de potência de 3 kW para validação prática do projeto. Os resultados experimentais foram obtidos para duas condições: a primeira com condições nominais e carga resistiva, a segunda com potência reduzida (devido a limitações da potência e da corrente do transformador utilizado) e com o conversor conectado à rede de distribuição. Em ambos os casos, os resultados obtidos foram satisfatórios, com os controladores atuando de maneira a seguir suas referências. Na condição do inversor conectado à rede, comparou-se os parâmetros de qualidade da corrente injetada na rede com os valores estabelecidos pela norma NBR 16149. O projeto em questão atende todos os itens especificados como DHT, fator de potência e o percentual das amplitudes das harmônicas em relação a componente fundamental. Desta forma, avalia-se como satisfatório os resultados obtidos tanto nas simulações como nos resultados experimentais.

Como sugestão para trabalhos futuros, são propostos os seguintes tópicos:

- Implementação de uma técnica de rastreamento do ponto de máxima potência (*MPPT*), buscando a melhor condição para transferência da potência ativa do arranjo fotovoltaico à rede de distribuição.
- Realizar testes com fontes de alimentação de simulam as condições reais de um conjunto fotovoltaico, verificando o comportamento das malhas de controle projetadas, validando o projeto de maneira mais adequada.
- Realizar estudos para buscar uma técnica de controle dos capacitores flutuantes que diminua os efeitos da tensão de modo comum, presente na configuração onde conversor FC-FC é conectado diretamente a um arranjo fotovoltaico, sem um conversor CC-CC.

REFERÊNCIAS

- [1] C. D. S. JARDIM, A Inserção da Geração Solar Fotovoltaica em a Alimentadores Urbanos Enfocados a Redução do Pico da Demanda Diurno, Florianópolis: UFSC, 2007.
- [2] D. M. E. E. MINISTÉRIO, “Resenha Energética Brasileira 2016,” Ministério de Minas e Energia, Brasília, 2017.
- [3] INTERNATIONAL ENERGY AGENCY, “Key World Energy Statistics,” INTERNATIONAL ENERGY AGENCY, Genebra, 2014.
- [4] EUROPEAN PHOTOVOLTAIC INDUSTRY ASSOCIATION, “Solar Generation 6 - Solar Photovoltaic Electricity Empowering the World 2012,” 6ª Edição, 2013.
- [5] J. U. JUNIOR, Sistemas Fotovoltaicos Conectados a Rede de Distribuição Urbanas, Florianópolis : UFSC, Julho 2010.
- [6] H. CÍCILIO, “Isto É Dinheiro,” Isto É, 7 7 2015. [Online]. Available: <http://bit.ly/1J4bupq>. [Acesso em 7 9 2017].
- [7] “Global Solar Atlas,” [Online]. Available: <http://globalsolaratlas.info/>. [Acesso em 23 Janeiro 2018].
- [8] A. L. BATSCHAUER, Inversor multiníveis híbrido trifásico baseado em módulos meia-ponte, Florianópolis: Universidade Federal de Santa Catarina, 2011.
- [9] M. BUSQUETS, Multilevel Diode-Clamped Converter for Photovoltaic Generators, IEEE Transactions on Industrial Electronics, vol.55, Julho 2008.
- [10] X. YUAN, “A Four-Level T-Type Converter for Low-Voltage Applications,” em *Power Electronics and Applications*, Genebra, Suíça, 2015.
- [11] S. DE, D. BANERJEE, K. S. KUMAR, K. GOPAKUMAR e C. PATEL, “Multilevel Inverters for Low-Power Application,” *IET Power Electronics*, pp. 384-392, 23 June 2010.
- [12] R. TEICHMAN e S. BERNET, “A Comparison of Three-Level Converters Versus Two-Level Converters for Low-Voltage Drives, Traction and utility applications,” *IEEE Transactions on Industry Applications*, p. 855, 23 May 2005.
- [13] M. SCHWEIZER e J. W. KOLAR, “Design and Implementation of a Highly Efficient Three-Level T-Type Converter for Low-Voltage,” *IEEE Transactions on Power Electronics*, pp. 899-907, February 2013.
- [14] B. C. PAUCAR, “Sistema HVDC Baseado em Conversores Multinível Modular,” UFRJ, Rio de Janeiro, 2014.
- [15] H. BRAGA e I. BARBI, “Conversores Estáticos Multiníveis- Uma Revisão,” vol. 11, nº Janeiro, 2000.
- [16] L. BANNISTER e R. BAKER, “Electric Power Converter”. Estados Unidos da América Patente 3 867 643, 1975.
- [17] R. BAKER, “Switching Circuit”. Estados Unidos da América Patente 4 210 826, 1980.

- [18] T. MEYNARD e H. FOCH, “Multi-level Conversion : High Voltage Choppers and Voltage- Source Inverters,” 1992.
- [19] X. YUAN e I. Barbi, “Fundamentals of a New Diode Clamping Multilevel Inverter,” vol. 15, nº 4, 2000.
- [20] M. V. BRESSAN, *Inversor Multinível Híbrido Baseado na Cascata do Conversor 3L-NPC e conversores Meia Ponte*, Joinville: UDESC, 2014.
- [21] B. SUH e D. HYUN, “A new N-level Hing Voltage Inverion System,” vol. 44, nº 1, Fevereiro 1997.
- [22] M.-Y. W. e A. A. SNEINEH, “A Novel Hybrid Flying- Capacitor-Half-Bridge Cascade 13-Level Inverter for High Power Applications,” 2007.
- [23] L. M. CÚNICO, “Estudo do Conversor Modular Multinível,” UDESC, Joinville, 2013.
- [24] G. WALTRICH, *Estudo e Implementação de um Inversor Multinível Trifásico em Cascata Empregando Sub-Célular de comutação*, Florianópolis: UFSC, 2009.
- [25] A. LESNICAR e R. MARQUARDT, “An Innovative Modular Multilevel Converter Topology suitable for wide power range,” vol. 3, nº IEEE Bologna, 2003.
- [26] S. MARIETHOZ e A. RUFER, “New Configurations for three-phase Asymmetrical Multilevel Inverter,” vol. 2, 2004.
- [27] C. RECH, *Análise , Projeto e Desenvolvimento de Sistemas Multiníveis Híbridos*, Santa Maria: UFSM, 2005.
- [28] T. LIPO, B. SUH e Y. LEE, “A new Multilevel Inverter Topology with a Hybrid Approach,” vol. 1, nº 9, 1999.
- [29] R. M. B. MORITZ, “Estudo de Perdas de Comutação, Condução e Cálculo Térmico de um Inversor Trifásico de Dois Níveis,” 2014.
- [30] F. HAMMA, T. MEYNARD e P. VIAROUGE, “Characteristics and Design of Multilevel Choppers,” *Power Eletronics Specialists Conference*, vol. 2, Jun 1995.
- [31] M. BRESSAN, *Estudo das Topologias Monofásicas Multiníveis FC-FC e DFC-DFC*, Joinville: UDESC, 2016.
- [32] I. BARBI, X. YUAN e H. STEMMLER, “Self-Balancing of Clamping Capacitor-Voltages in the Multilevel Capacitor-Clamping- Inverter Under Sub-Harmonic PWM Modulation,” vol. 16, nº March, 2001.
- [33] A. RUDERMAN e B. REZNIKOV, “Five-Level Single-Leg Flying Capacitor Converter Voltage Balance Dynamics Analysis,” 2009.
- [34] A. RUDERMAN e B. REZNIKOV, “Three-Level H-Bridge Flying Capacitor Converter Voltage Balance Dynamics Analysis,” nº September, 2009.
- [35] A. RUDERMAN e B. REZNIKOV, “Three-Level H-Bridge Flying Capacitor Converter Voltage Balance Dynamics Analysis,” nº IEEE Power Eletronics, 2014.

- [36] A. RUDERMAN, B. REZNIKOV e M. MARGALOT, "Simple Analysis of Flying Capacitor Converter Voltage Balance Dynamics for dc Modulation," n° September, 2008.
- [37] B. P. McGRATH e D. G. HOLMES, "Analytical Modelling of Voltage Balance Dynamics for a Flying Capacitor Multilevel Converter," vol. 23, n° March, 2008.
- [38] B. SONG, J. S. LAI e C. JEONG, "A Soft-Switching High-Voltage Active Power Filter with Flying Capacitors for Urban Maglev System Applications," vol. 3, 2001.
- [39] M. KHAZRAEI, H. SEPAHVAND e M. FERDOWSI, "Active Capacitor Voltage Balancing in Single-Phase Flying-Capacitor Multilevel Power Converts," vol. 59, n° February, 2012.
- [40] A. GHAS, J. POU e M. CIOBOTARU, "Voltage Balancing Method for the Multilevel Flying Capacitor Converter Using Phase-Shifted," vol. 29, n° September, 2014.
- [41] C. FENG, J. LIANG e V. AGELIDIS, "Modified Phase-Shifted PWM Control for Flying Capacitor Multilevel Converters," vol. 22, n° January, 2007.
- [42] G. GATEAU, M. FADEL, P. MAUSSION, R. BENSALID e T. MEYNARD, "Multicell Converters: Active Control and Observation of Flying-Capacitor Voltages," vol. 49, n° October, 2002.
- [43] R. D. ARAÚJO, Projeto e Simulação de Filtros L e LCL para Interconexão de Inversor NPC trifásico à Rede, Fortaleza: UFC - Universidade Federal do Ceará, 2012.
- [44] LEM, "Voltage Transducer LV 20-P," [Online]. Available: <http://www.lem.com>. [Acesso em 2017].
- [45] LEM, "Current Transducer LA 55-P," [Online]. Available: <http://www.lem.com>. [Acesso em 2017].
- [46] TEXAS INSTRUMENTS, "TL084 Operational Amplifier," [Online]. Available: <http://www.alldatasheet.com/datasheet-pdf/pdf/354840/TI/TL084.html>. [Acesso em 2017].
- [47] TEXAS INSTRUMENTS, "SN7407 Buffers," [Online]. Available: <http://www.ti.com/lit/ds/symlink/sn7407.pdf>. [Acesso em 2017].
- [48] R. DEMONTI, Processamento da Energia Elétrica Proveniente de Módulos Fotovoltaicos, Florianópolis: UFSC, 2003.
- [49] F. J. ZIMANN, Sistema de Controle de Potência Ativa e Reativa para Regulação de Tensão em Redes de Distribuição de Baixa Tensão, Joinville: UDESC, 2016.
- [50] L. F. COSTA, Conversor cc-cc Buck+Boost Multinível Bidirecional, Florianópolis: UFSC, 2013.
- [51] T. LEMES, Estudo do Inversor Monofásico NPC T'-Type de Cinco Níveis para Processamento de Energia Solar Fotovoltaica, Joinville: UDESC, 2014.
- [52] M. S. BUSO, "Digital Control in Power," *Morgan & Claypool Publishers*, n° ISBN: 9781598291124, p. 151, 2066.
- [53] R. T. H. JÚNIOR, Regulador de Tensão Móvel Controlado em Tensão com Rastreamento do Ponto de Mínima Potência Aparente, Joinville: UDESC, 2015.
- [54] F. MARANGONI, Inversores Monofásicos Para Conexão de Sistemas Fotovoltaicos a Rede, Pato Branco: UTFPR, 2012.

- [55] O. LOPEZ, "Leakage Current Evaluation of a Single-Phase Transformerless PV Inverter," *IEEE , Electronics Technology*, vol. Departament Vigo University, 2007.
- [56] T. WANG, Z. YE, G. SINHA e X. YUAN, "Output Filter Design for a Grid-Interconnected Three-Phase Inverter," vol. 2, 2003.
- [57] R. TEODORESCU, F. BLAABJEG e M. LISERRE, "A Stable Three-Phase LCL-Filter Based Active Rectifier Without Damping," vol. 3, 2003.
- [58] F. SALINAS, M. GONZÁLEZ e M. ESCALANTE, "Voltage Balancing Scheme for Flying Capacitor Multilevel Converters," vol. 6, nº FEBRUARY, 2013.
- [59] B. REZNIKOV e A. RUDERMAN, "Six-Level Single-Leg Flying Capacitor Converter Voltage Balancing Dynamics Analysis," nº September, 2010.
- [60] M. LISERRE , A. DELL'AQUILA e F. BLAABJERG, "Stability Improvements of an LCL-Filter Based Three-Phase Active Rectifier," vol. 3, 2002.
- [61] M. LISERRE, F. BLAABJERG e S. HANSEN, "Desing and Control of an LCL-Filter Based Three-Phase Active Retifier," vol. 1, 2001.
- [62] R. BASCOPE e A. PERIN, *O Transistor IGBT Aplicado em Eletrônica de Potência*, Florianópolis: UFSC, 1997.
- [63] SEMIKRON DEVICES, "Driver SKHI 20 opA," [Online]. Available: https://www.mikrocontroller.net/attachment/144765/SKHI_20_opA__SKBR_.pdf. [Acesso em 2017].
- [64] L. BELLINASSO e L. MICHELS, "Conversores Fotovoltaicos Multifuncionais - Classificação e Requisitos de Compatibilidade com a Rede e com as Cargas," *Revista Eletrônica de Potência*, vol. 21, nº 2, pp. 126-137, 2016.
- [65] *Sistemas fotovoltaicos (FV) - Características da Interface de Conexão com a Rede de Distribuição*, ABNT NBR 16149, 2013.
- [66] *Safety of Power Converters for Use in Photovoltaic Power Systems. Part 2- Particular Requiremetns for Inverters*, IEC 62109-2, 2011.
- [67] *Photovoltaic (PV) Systems - Characteristics of the Utility Interface*, IEC 61727, 2004.
- [68] *Standard for Interconnecting Distributed Resources with Electric Power Systems*, IEEE 1547, 2003.
- [69] H. SEPAJVAND, M. KHAZRAEI, K. CORZINE e M. FERDOWSI, "Start-up Procedure and Switching Loss Redution for a Single-Phase Flying Capacitor Active Rectifier," vol. 60, nº 9, SEPTEMBER 2013.

ANEXO I- MÉTODO DE BALANÇO DA TENSÃO DOS CAPACITORES POR SELETIVIDADE

O controle das tensões nos capacitores pode ser realizado através da seletividade do estado de comutação do conversor. Para realizar esta seletividade é necessário saber a tensão de saída obtida em cada braço do conversor e o estado de comutação dos interruptores. Isto pode ser feito a partir de uma tabela verdade, que estabelece condições para escolher quais interruptores devem ser acionados de acordo com a tensão dos capacitores de grampeamento.

Para criar a tabela que permite escolher o estado de comutação é necessário saber a quantidade de interruptores a serem acionados através da equação:

$$N_s = \sum_{j=1}^{n-1} S_j \quad (I.1)$$

O método da seleção de estados para regular a tensão nos capacitores é dividido em duas partes uma *on-line* e outra *off-line*. O processo *off-line* representa como a tabela com a lógica de seletividade deve montada. Já a parte *on-line* estabelece como o Processador Digital de Sinais (*DSP*) usa a tabela verdade para escolher o estado de comutação correto.

Para saber como a tabela é preenchida durante o procedimento *off-line*, primeiramente deve-se definir o fator de condição de carga do capacitor pela expressão:

$$G = \sum_{j=1}^{n-2} I_{C_j} V_{A_j} = I_a \sum_{j=1}^{n-2} (S_j - S_{j+1}) V_{A_j} \quad (I.2)$$

Sendo:

$$I_a = \begin{cases} 1, & i_o \geq 0 \\ -1, & i_o < 0 \end{cases} \quad (I.3)$$

$$I_{C_j} = (S_j - S_{j+1}) I_a \quad (I.4)$$

$$V_{A_j} = \begin{cases} 1, & V_{C_j} < V_{C_{Ref_j}} \\ -1, & V_{C_j} \geq V_{C_{Ref_j}} \end{cases} \quad (I.5)$$

De acordo com a equação (I.2), cada capacitor que apresenta uma tensão menor que a referência soma +1 ao fator de “satisfação” e cada capacitor com uma tensão maior que a referência adiciona -1. Desta maneira o fator de condição de carga estabelece o critério de quanto que um estado de comutação redundante pode ser usado em cada situação.

Primeiramente faz-se uma análise do conversor de 5 níveis avaliando cada braço de forma independente, considerando dois conversores de 3 níveis. Desta forma, de acordo com a equação de V_{A_j} , a tensão dos capacitores de cada braço pode assumir dois estados e a corrente de saída pode assumir um valor positivo ou negativo. Além disso, há três possibilidades de comando para a tensão de saída. Totalizando, existem $2 \times 2 \times 3 = 12$ possibilidades de estados de comutação em cada braço. Durante o processo *off-line*, o fator de “satisfação” é avaliado com todos os estados. O estado redundante que mais satisfaz a condição de carga do capacitor deve ser escolhido como a melhor alternativa para cada caso específico, sendo salvo na tabela verdade.

Como exemplo, supondo que $N_s = 1$, um transistor deve estar acionado. Desta maneira são possíveis dois estados redundantes ($S_1=1, S_2=0$) e ($S_1=0, S_2=1$). Assumindo, que $i_o \geq 0$ e $V_{C_1} \geq V_{C_{Ref1}}$ é possível calcular o fator de “satisfação para” cada caso. Nesta situação, o melhor estado redundante para balancear a tensão nos capacitores é ($S_1=0, S_2=1$).

Na prática, um método de implementação utilizando um *DSP* é criado através de uma rotina de programação que avalia qual o melhor estado de comutação a partir de dados de entrada. Este algoritmo escolhe a sequência de chaveamento a partir de uma tabela que armazena os melhores resultados para cada caso. A tabela verdade para um o braço A é apresentada na Tabela 28 e a Tabela 29 mostra a tabela verdade do segundo braço do conversor FC-FC de 5 níveis.

Uma vez que a tabela verdade é preparada, a questão é como esta pode ser programada em um *DSP*. Para isso são definidos alguns sinais para identificar o sentido da corrente de saída e se o capacitor está sendo carregado ou descarregado:

$$I_T = \begin{cases} 1, i_o \geq 0 \\ -1, i_o < 0 \end{cases} \quad (I.6)$$

$$V_T = \begin{cases} 0, V_{C_{1,2}} < V_{C_{Ref}} \\ 1, V_{C_{1,2}} \geq V_{C_{Ref}} \end{cases} \quad (I.7)$$

A variável I_T é um sinal digital indicando o sentido da corrente de saída i_o e V_T é um sinal que indica se o capacitor está sendo carregado ou descarregado.

Tabela 28- Tabela verdade para um conversor FC de três níveis, equivalente ao braço A do conversor FC-FC de cinco níveis.

i_o		I_t	V_t	N_S	S_1	S_2
$i_o \geq 0$	$V_{C_1} \geq V_{C_{Ref1}}$	1	1	0	0	0
				1	0	1
				2	1	1
	$V_{C_1} < V_{C_{Ref1}}$	1	0	0	0	0
				1	1	0
				2	1	1
$i_o < 0$	$V_{C_1} \geq V_{C_{Ref1}}$	0	1	0	0	0
				1	1	0
				2	1	1
	$V_{C_1} < V_{C_{Ref1}}$	0	0	0	0	0
				1	0	1
				2	1	1

Considerando o inversor FC de três níveis V_T pode assumir 0 quando o capacitor está descarregando e 1 quando o mesmo está em processo de carga. O princípio deste método de balanceamento das tensões dos capacitores é obtido primeiramente pela leitura da tensão dos capacitores e da corrente de saída através de sensores. Com essas medidas são calculados I_T e V_T . A terceira variável de entrada da tabela verdade é o número de chaves acionadas N_S , obtido a partir da modulação *PWM*.

Tabela 29- Tabela Verdade para um conversor FC de três níveis, equivalente ao braço B do conversor FC-FC de cinco níveis.

i_o		I_t	V_t	N_S	S_3	S_4
$i_o \geq 0$	$V_{C_2} \geq V_{C_{Ref2}}$	1	1	0	0	0
				1	1	0
				2	1	1
	$V_{C_2} < V_{C_{Ref2}}$	1	0	0	0	0
				1	0	1
				2	1	1
$i_o < 0$	$V_{C_2} \geq V_{C_{Ref2}}$	0	1	0	0	0
				1	0	1
				2	1	1
	$V_{C_2} < V_{C_{Ref2}}$	0	0	0	0	0
				1	1	0
				2	1	1