

**UNIVERSIDADE DO ESTADO DE SANTA CATARINA
CENTRO DE CIÊNCIAS TECNOLÓGICAS - CCT
BACHARELADO EM ENGENHARIA ELÉTRICA**

VICTORIA CAROLINI VOSS

**ESTUDO E SIMULAÇÃO DE CONVERSORES CC-CA MONOFÁSICOS DE CINCO
NÍVEIS DE TENSÃO**

JOINVILLE

2019

**UNIVERSIDADE DO ESTADO DE SANTA CATARINA
CENTRO DE CIÊNCIAS TECNOLÓGICAS - CCT
BACHARELADO EM ENGENHARIA ELÉTRICA**

VICTORIA CAROLINI VOSS

**ESTUDO E SIMULAÇÃO DE CONVERSORES CC-CA MONOFÁSICOS DE CINCO
NÍVEIS DE TENSÃO**

Trabalho de Conclusão de Curso submetido ao Bacharelado em Engenharia Elétrica do Centro de Ciências Tecnológicas da Universidade do Estado de Santa Catarina, para a obtenção do Grau de Engenheiro Eletricista.

Orientador: Prof. Dr. Alessandro Luiz Batschauer

JOINVILLE

2019

VICTORIA CAROLINI VOSS

**ESTUDO E SIMULAÇÃO DE CONVERSORES CC-CA MONOFÁSICOS DE CINCO
NÍVEIS DE TENSÃO**

Trabalho de Conclusão de Curso apresentado ao curso de Engenharia Elétrica como requisito parcial para obtenção do título e Bacharel em Engenharia Elétrica.

Banca Examinadora

Orientador:

Prof. Dr. Alessandro Luiz Batschauer
UDESC

Membros:

Eng. Ms. Felipe Joel Zimann
UDESC

Eng. Dr. Marcos Vinicius Bressan
UDESC

Joinville, 29 de novembro 2019.

Para minha família.

AGRADECIMENTOS

À minha família, ao meu pai por sempre incentivar a minha educação e acreditar no meu potencial, à minha irmã por ser minha companheira ao longo da vida e à minha mãe, por ser meu colo nos piores momentos e meu incentivo para nunca desistir.

Ao professor Batschauer por todo conhecimento repassado, desde às aulas de Eletrônica de Potência, essas que me fizeram despertar a curiosidade para continuar o aprendizado no TCC.

Aos meus amigos da Udesc pelos momentos de estudo e também de descontração, sem eles o caminho até aqui seria mais difícil.

Aos colegas do nPEE por toda ajuda e conhecimento repassado, um agradecimento especial para o Vinicius e o Orige que auxiliaram diretamente nesse trabalho.

À Lola e à Hanna, por mostrarem que a vida é simples e no final são as pequenas coisas que importam.

*É preciso estudar muito para saber um pouco.
(Montesquieu)*

RESUMO

Este trabalho apresenta o estudo e simulação de cinco topologias de inversores monofásicos com cinco níveis de tensão. As topologias escolhidas são: *Neutral Point- Clamped*, *Flying Capacitor*, *Active Neutral Point- Clamped*, *Diode Clamped* (topologia derivada da *Neutral Point- Clamped* com menor número de componentes) e a topologia *T-type*. O estudo comparativo visa entender o comportamento das topologias para a faixa de média tensão, nesta faixa encontram-se diversas aplicações de conversores CC- CA com cinco níveis de tensão. As comparações dos esforços de tensão e corrente nos semicondutores (capacitores, interruptores e diodos) são de grande relevância para entender e escolher a melhor topologia de conversor para cada aplicação. As comparações dos esforços nos semicondutores são resultantes de simulações realizadas no *Software Psim*, para uma carga com potência de 1 kW, tensão de barramento de 300 V e índice de modulação 0,9. A técnica de modulação escolhida foi a PWM, a disposição das portadoras foi definida conforme cada to

Palavras-chave: Inversores monofásicos com cinco níveis de tensão, Inversor com diodos de grampeamento, Inversor com capacitores de grampeamento, Inversor com neutro grampeado ativamente, Inversor tipo T.

ABSTRACT

This paper presents the study and simulation of five single phase inverter topologies with five voltage levels. The chosen topologies are: Neutral Point-Clamped, Flying Ca-pacitor, Active Neutral Point-Clamped, Diode Clamped (Neutral Point-Clamped-derived topology with fewer components) and T-type topology. The comparative study aims to understand the behavior of topologies for the medium voltage range, in which there are several applications of c.c-c.a converters with five voltage levels. The comparisons of voltage and current strengths in semi-conductors (capacitors, switches and diodes) are of great importance to understand and choose the best converter topology for each application.

Keywords: *Multilevel Inverters, Neutral Point- Clamped Inverter, Flying- Capacitor Inverters, Active Neutral Point- Clamped Inverter, T- Type Inverter*

LISTA DE FIGURAS

2.1	Topologia do conversor NPC monofásico com cinco níveis de tensão.	21
2.2	Topologia do conversor ANPC monofásico de cinco níveis de tensão.	22
2.3	Topologia do conversor FC monofásico de cinco níveis de tensão.	24
2.4	Topologia de inversor monofásico com cinco níveis de tensão utilizando diodos de grampeamento proposta por Pan et al. (2004)	26
2.5	Topologia <i>T- Type</i> monofásica com cinco níveis.	28
2.6	Modulação PWM com portadoras dispostas em fase para um inversor com cinco níveis de tensão.	29
2.7	Modulação PWM com portadoras dispostas em oposição de fase para um inversor com cinco níveis de tensão.	30
2.8	Modulação PWM com portadoras dispostas com deslocamento de fase para um inversor com cinco níveis de tensão.	31
3.1	Esquema de comando dos interruptores para a topologia NPC monofásica com cinco níveis de tensão.	34
3.2	Esforços de tensão e corrente nos interruptores do conversor NPC com cinco níveis de tensão.	35
3.3	Tensão e corrente na carga para a topologia NPC com cinco níveis de tensão, com índice de modulação 0,9 e potência processada de 1 kW.	36
3.4	Esforços de tensão e corrente nos diodos de grampeamento para a topologia NPC com cinco níveis de tensão.	37
3.5	Esforços de tensão e corrente nos capacitores de barramento para a topologia NPC com cinco níveis de tensão, utilizando apenas um retificador.	38
3.6	Esforços de tensão e corrente nos capacitores de barramento para a topologia NPC com cinco níveis de tensão.	39
3.7	Esforços de tensão e corrente nos interruptores para a topologia ANPC com cinco níveis de tensão.	40
3.8	Esforços de corrente nos interruptores de grampeamento para a topologia ANPC com cinco níveis de tensão.	41
3.9	Esforços de tensão e corrente nos interruptores para a topologia <i>Flying Capacitor</i> com modulação PS-PWM e cinco níveis de tensão.	43
3.10	Esforços de tensão no interruptor para a topologia <i>Flying Capacitor</i> com modulação PS-PWM e cinco níveis de tensão	44

3.11	Esforços de tensão e corrente nos capacitores flutuantes para a topologia <i>Flying Capacitor</i> com modulação PS-PWM e cinco níveis de tensão.	44
3.12	Esforços de tensão corrente no capacitor de barramento para a topologia <i>Flying Capacitor</i> com modulação PS-PWM e cinco níveis de tensão.	45
3.13	Esforços de tensão e corrente nos interruptores para a topologia <i>Diode Clamped</i> com cinco níveis de tensão.	46
3.14	Esforços de tensão e corrente no diodo de grampeamento para a topologia <i>Diode Clamped</i> com cinco níveis de tensão.	47
3.15	Esforços de tensão e corrente nos interruptores para a topologia <i>T- Type</i> com cinco níveis de tensão.	48
4.1	Comparação da tensão nos interruptores para as topologias estudadas.	50
4.2	Comparação da corrente nos interruptores para as topologias estudadas.	51
4.3	Esforços de corrente e tensão nos interruptores de grampeamento para a topologia NPC.	53
4.4	Esforços de corrente e tensão nos capacitores de barramento para as topologias de inversores de cinco níveis de tensão.	55
4.5	Comparação da Distorção Harmônica de Tensão das Topologias Estudadas.	56
5.1	Comparação dos Esforços de Tensão e Corrente nos Diodos de Grampeamento das Topologias NPC e <i>Diode- Clamped</i>	59
5.2	Comparação dos Maiores Esforços de Corrente nos Interruptores para cada uma das Topologias Estudada.	60
A.1	Ábaco do fator de multiplicação da corrente no capacitor flutuante em função do índice de modulação e do ângulo entre o sinal de referência e da corrente de carga.	63
A.2	Ábaco do fator de correção ângulo de defasagem em função do índice de modulação e do ângulo entre o sinal de referência e da corrente de carga.	64
A.3	Ábaco do fator de multiplicação da corrente no capacitor flutuante em função do índice de modulação e da frequência das portadoras.	65

LISTA DE TABELAS

2.1	Tensão de saída do inversor NPC monofásico de cinco níveis de tensão em função dos estados de comutação.	23
2.2	Tensão de saída do inversor ANPC monofásico de cinco níveis de tensão em função dos estados de comutação.	23
2.3	Tensão de saída do inversor FC monofásico de cinco níveis de tensão em função dos estados de comutação.	25
2.4	Tensão de saída do inversor monofásico com cinco níveis de tensão utilizando diodos de grampeamento, topologia proposta por Pan et al. (2004) em função dos estados de comutação.	27
2.5	Tensão de saída do inversor <i>T-Type</i> monofásico com cinco níveis de tensão em função dos estados de comutação.	27
3.1	Parâmetros de projeto.	33
3.2	Valores para o cálculo dos capacitores flutuantes.	41
4.1	Tabela de comparação do número de componentes para cada topologia de inversor com cinco níveis de tensão.	49
4.2	Tabela com os resultados de tensão e corrente no diodo de grampeamento para a topologia <i>Diode - Clamped</i> cinco níveis de tensão.	52
4.3	Tabela com os resultados de tensão e corrente nos capacitores de grampeamento para a topologia <i>Flying Capacitor</i> com modulação PS- PWM com cinco níveis de tensão.	53
4.4	Tabela de resultados na carga para a topologia NPC com índice de modulação 0,9.	56
5.1	Tabela comparando as topologias de inversores monofásicos com cinco níveis de tensão.	61
B.1	Tabela com os resultados de tensão e corrente nos interruptores para a topologia NPC cinco níveis.	66
B.2	Tabela com os resultados de tensão e corrente nos interruptores para a topologia ANPC cinco níveis.	66
B.3	Tabela com as parcelas de corrente dos diodos em anti-paralelo dos respectivos interruptores para a topologia ANPC cinco níveis.	66
B.4	Tabela com os resultados de tensão e corrente nos interruptores de grampeamento para a topologia ANPC cinco níveis.	66
B.5	Tabela com as parcelas de corrente dos diodos em anti-paralelo para os respectivos interruptores de grampeamento para a topologia ANPC cinco níveis.	67

B.6	Tabela com os resultados de tensão e corrente nos interruptores para a topologia FC com modulação PS-PWM cinco níveis.	67
B.7	Tabela com os resultados de corrente nos diodos em anti- paralelo com os respectivos interruptores para a topologia FC com modulação PS-PWM cinco níveis.	67
B.8	Tabela com os resultados de tensão e corrente nos interruptores a topologia FC com modulação PD-PWM cinco níveis.	67
B.9	Tabela com os resultados de corrente nos diodos em anti- paralelo dos respectivos interruptores a topologia FC com modulação PD-PWM cinco níveis.	68
B.10	Tabela com os resultados de tensão e corrente nos interruptores para a topologia <i>Diode Clamped</i> cinco níveis.	68
B.11	Tabela com os resultados de corrente nos diodos em anti- paralelo com os respectivos interruptores para a topologia <i>Diode Clamped</i> cinco níveis.	68
B.12	Tabela com os resultados de tensão e corrente nos interruptores para a topologia <i>T-Type</i> cinco níveis.	68
B.13	Tabela com os resultados de corrente nos diodos em anti-paralelo com os respectivos interruptores para a topologia <i>T-Type</i> cinco níveis.	69

LISTA DE ABREVIATURAS E SIGLAS

CA	Corrente Alternada
CC	Corrente Contínua
DHT	Distorção Harmônica Total
EMI	<i>Electromagnetic Interference</i> - Interferência Eletromagnética
NPC	<i>Neutral Point- Clamped</i> - Ponto Neutro Grampeado
FC	<i>Flying Capacitor</i> - Capacitor Flutuante
PWM	<i>Pulse Width Modulation</i> - Modulação por Largura de Pulso
CB-PWM	<i>Carried Based- Pulse Width Modulation</i> - Modulação por Largura de Pulsos com Portadoras
PD-PWM	<i>Phase Disposition- Pulse Width Modulation</i> - Modulação por Largura de Pulsos com Portadoras Dispostas em Fase
POD-PWM	<i>Phase Opposition Disposition- Pulse Width Modulation</i> - Modulação por Largura de Pulsos com Portadoras Dispostas em Oposição de Fase
PS-PWM	<i>Phase Shift- Pulse Width Modulation</i> - Modulação por Largura de Pulsos com Deslocamento de Fase
FP	Fator de Potência

LISTA DE SÍMBOLOS

f_o	Frequência da Rede de Alimentação.
V_{in}	Tensão no Barramento CC.
V_o	Tensão na Carga.
I_o	Corrente na Carga.
R_o	Resistência na Carga.
S_o	Potência Aparente na Carga.
P_o	Potência Ativa na Carga.
m_a	Índice de Modulação de Amplitude.
θ_p	Ângulo de Deslocamento de Cada Portadora.
n	Número de Níveis de Tensão.
V_{ref}	Amplitude de Tensão da Onda Moduladora.
V_{port}	Amplitude de Tensão da Onda Portadora.
f_s	Frequência de Comutação.
L_o	Indutância na Carga.
I_p	Corrente de Pico no Capacitor do Retificador.
ΔV_c	Tensão Mínima no Capacitor de Barramento.
I_{CK}	Corrente nos Capacitores Flutuantes.

SUMÁRIO

1	INTRODUÇÃO	16
1.1	Objetivos e Contribuições do Trabalho	17
2	TOPOLOGIAS DE INVERSORES MULTINÍVEIS	19
2.1	Histórico de Surgimento das Topologias	19
2.2	Inversor com Diodos de Grampeamento	19
2.3	Inversor com Grampeamento Ativo de Neutro	20
2.4	Conversor com Capacitores de Grampeamento	23
2.5	Inversor Multinível com Redução de Diodos de Grampeamento	26
2.6	Conversor Topologia <i>T-Type</i>	27
2.7	Técnicas de Modulação por Largura de Pulsos com Portadoras - CB - PWM (<i>Carried Based - Pulse Width Modulation</i>)	28
2.7.1	Modulação com Portadoras Dispostas em Fase	29
2.7.2	Modulação com Portadoras Dispostas em Oposição de Fase	30
2.7.3	Modulação com Portadoras com Deslocamento de Fase	30
2.8	Conclusão do Capítulo	31
3	SIMULAÇÕES	33
3.1	Parâmetros de Projeto	33
3.2	Topologia NPC	33
3.3	Topologia ANPC	36
3.4	Topologia <i>Flying Capacitor</i>	41
3.4.1	FC com Modulação PS-PWM	42
3.5	Topologia <i>Diode Clamped</i>	45
3.6	Topologia <i>T-Type</i>	45
3.7	Conclusão do Capítulo	47
4	APRESENTAÇÃO DOS RESULTADOS OBTIDOS POR SIMULAÇÕES DAS TOPOLOGIAS DE INVERSORES MONOFÁSICOS COM CINCO NÍVEIS DE TENSÃO	49
4.1	Resultados dos Esforços de Tensão e Corrente nos Interruptores	50
4.2	Resultados dos Esforços de Tensão e Corrente nos Diodos de Grampeamento das Topologias Estudadas	52

4.3	Resultados dos Esforços de Tensão e Corrente nos Capacitores de Grampeamento para a Topologia FC com Modulação PS - PWM	53
4.4	Resultados dos Esforços de Tensão e Corrente nos Capacitores de Barramento das Topologias Estudadas	54
4.5	Resultados dos Esforços Submetidos à Carga das Topologias Estudadas	54
4.5.1	Distorção Harmônica Total- (DHT)	56
4.6	Conclusão do Capítulo	57
5	CONCLUSÃO	58
	REFERÊNCIAS BIBLIOGRÁFICAS	62
	ANEXO A – Ábacos para determinação dos capacitores flutuantes	63
	ANEXO B – Tabelas com os resultados dos esforços de tensão e corrente nos interruptores para as topologias de inversores cinco níveis estudadas	66

1 INTRODUÇÃO

Segundo Confederação Nacional da Indústria (CNI) (2012) o modelo brasileiro de geração de energia elétrica é essencialmente hidrelétrico, cerca de 70% da capacidade de produção nacional é composta por usinas hidrelétricas de grande e médio porte e PCHs (Pequenas Centrais Hidrelétricas). No Brasil, este modelo se justifica principalmente pela existência de grandes rios de planalto e pela abundância de chuvas tropicais que garantem o maior reservatório de água doce do mundo. Contudo, por não possuir garantias relacionadas as questões climáticas, os riscos de acontecer uma crise no abastecimento de energia são grandes. Para evitar que ocorra um colapso na oferta de energia, existem soluções como a introdução de novas fontes de geração na matriz energética nacional e a interligação do sistema energético nacional. Com o sistema energético interligado as diferentes regiões permutam energia entre si, garantindo a confiabilidade do sistema, a qualidade e a quantidade de energia requerida pelo mercado consumidor.

Assim, com a integração do sistema energético nacional e com o aumento das fontes de energia da matriz energética brasileira espera-se que os estudos em busca de novas tecnologias se multipliquem ao longo dos anos, abrindo grandes oportunidades na área de processamento de energia elétrica. A conexão das fontes de energia à rede elétrica é realizada utilizando conversores de energia, esses que em sua topologia tradicional sintetizam dois níveis de tensão, ou então múltiplos níveis de tensão (quando sintetizarem mais de dois níveis de tensão).

O inversor dois níveis convencional opera com alta frequência de chaveamento, tem altas perdas de comutação e restrições em aplicações de alta potência e tensão, além de apresentar problemas com elevados níveis de distorção harmônica total, EMI (*Electromagnetic interference*) e alta derivada de tensão (R; SURESH, 2016). Por causa desses problemas, é difícil interligar os interruptores de potência diretamente com à rede de média e alta tensão e assim surge a necessidade e oportunidade para novas topologias de inversores multiníveis (R; SURESH, 2016).

Os inversores multiníveis conseguem gerar tensões na saída com baixa distorção harmônica e baixas perdas, além de possibilitar o uso de transistores de média tensão para aplicações de alta potência (YUAN; BARBI, 2000). Em resposta a essa crescente necessidade, as topologias de inversores multiníveis estão atraindo grande atenção para estudo e desenvolvimento.

Mas a área de aplicação de conversores multiníveis não se resume somente à conexão entre as fontes de energia e a rede elétrica, mas à diversas áreas relacionadas ao processamento de energia elétrica; por exemplo: acionamento de máquinas elétricas, condicionadores de energia

elétrica e transmissão de energia elétrica (FRANQUELO et al., 2008). Segundo Wu e Narimani (2017), no meio industrial, grande parte das aplicações com inversores multiníveis está relacionada ao acionamento de máquinas em média tensão, com potências entre 0 e 40 MW, na faixa de tensões entre 1kV a 35kV. A aplicação de conversores multiníveis em média tensão deve-se as suas características que possibilitam aumentar a vida útil das máquinas elétricas, melhorar a eficiência e, assim, minimizar os custos do processo (BRESSAN, 2019) .

Segundo R e Suresh (2016), as vantagens dos inversores multiníveis podem ser resumidas como mostrado abaixo:

- Sintetização de um maior número de níveis de tensão, diminuindo a distorção harmônica total da forma de onda resultante na saída do conversor.
- Como consequência da redução da distorção harmônica total, ocorre também a diminuição ou até eliminação de filtros de saída.
- Formato da tensão de saída com melhor qualidade, devido a melhor DHT.
- Diminuição da tensão de bloqueio nos semicondutores, permitindo a utilização de semicondutores com menor tensão de bloqueio e com maior capacidade de corrente.
- Melhor compatibilidade eletromagnética, devido as menores derivadas de tensão na carga.

Entretanto, segundo Rech (2005), o número de dispositivos de potência e de circuitos de acionamento também aumenta, adicionando complexidade e em muitos casos, custo ao projeto.

1.1 OBJETIVOS E CONTRIBUIÇÕES DO TRABALHO

Esse trabalho tem como objetivo fazer um estudo de cinco topologias de conversores c.c.-c.a. (corrente contínua- corrente alternada) monofásicas de cinco níveis, com o intuito de entender suas vantagens e desvantagens e comparar os diferentes tipos de inversores. Não é a intenção do trabalho concluir qual a melhor topologia dentre as estudadas, mas sim entender os pontos fortes e fracos de cada uma. A escolha da melhor topologia depende de fatores que variam de aplicação para aplicação e, por isso, não se pode chegar a uma conclusão sem saber exatamente quais as prioridades de cada projeto.

As topologias de inversores escolhidas estão elencadas abaixo:

- Conversor com ponto neutro grampeado (*Neutral Point Clamped* - NPC);
- Conversor com ponto neutro ativamente grampeado (*Active Neutral Point Clamped* - ANPC);

- Conversor a capacitor de grampeamento (*Flying- Capacitor* - FC);
- Conversor com diodo de grampeamento (*Diode Clamped* - Topologia derivada da NPC, com reduzido número de diodos de grampeamento proposto por Pan et al. (2004));
- Conversor tipo T ou de ponto neutro pilotado (*T- Type*).

As técnicas de modulações utilizadas foram *Phase Disposition- Pulse Width Modulation-* (PD- PWM), *Phase Oposition- Pulse Width Modulation-* (POD- PWM) e *Phase Shift- Pulse Width Modulation-* (PS- PWM) e também será abordado um pouco sobre a escolha das mesmas.

No capítulo 2 é feita uma revisão da literatura das topologias de inversores multiníveis, apresentando as vantagens e desvantagens de cada uma. Além disso, são mostradas as principais técnicas de modulação por largura de pulso para as topologias multiníveis estudadas. O capítulo 3 apresenta os gráficos obtidos nas simulações realizadas no *Software Psim*. O capítulo 4 apresenta os resultados em formato de tabela e gráfico de barras, para comparar os esforços de tensão e corrente nos semicondutores de cada topologia. No capítulo 5 finaliza-se o trabalho com as conclusões e considerações finais.

2 TOPOLOGIAS DE INVERSORES MULTINÍVEIS

2.1 HISTÓRICO DE SURGIMENTO DAS TOPOLOGIAS

A primeira topologia de inversor multinível a surgir foi a em cascata (BAKER, 1980a), de modo que ao colocar várias células do conversor ponte completa em série, foi possível sintetizar na saída uma tensão c.a. (RODRIGUEZ; LAI; PENG, 2002). Em 1980 Baker (1980b) apresentou o inversor com diodo de grampeamento, essa topologia prevaleceu nos anos 80; nos anos 1990, surgiu o inversor com capacitor de grampeamento (MEYNARD; FOCH, 1992). As topologias *Diode clamped* e *T-Type* são mais recentes e possuem como principal diferença das topologias pioneiras a redução do número de semicondutores de potência.

2.2 INVERSOR COM DIODOS DE GRAMPEAMENTO

O inversor com diodo de grampeamento, conhecido como NPC (*Neutral-point clamped*) é constituído por diodos de grampeamento e capacitores de barramento c.c conectados em cascata (BAKER, 1980b).

A tensão na entrada do inversor é dividida entre os capacitores de barramento, formando assim três pontos de neutro, indicados com a letra "Z" na Figura 2.1. Os diodos de grampeamento são conectados aos pontos Z, os diodos D_1 , D_2 e D_3 conduzem complementarmente aos diodos D'_1 , D'_2 e D'_3 (WU; NARIMANI, 2017).

Na topologia NPC, a distribuição de perdas entre os interruptores não é uniforme, o que leva a uma distribuição desigual de temperatura de junção neles. Ou seja, para um dado valor de potência, os semicondutores que tiverem menor temperatura de junção não serão plenamente utilizados (WU; NARIMANI, 2017).

Segundo Batschauer (2011), as principais características dessa topologia são:

- Reprodução da tensão de referência com melhor qualidade do que o conversor de 2 níveis, apresentando uma relação inversa entre o número de níveis e a distorção harmônica de tensão. Essa característica implica na redução de filtros na saída.
- A tensão máxima teórica sobre os interruptores é a mesma de um dos capacitores de barramento, sendo possível operar com tensão de saída elevada sem a necessidade de associar interruptores em série.

- Redução da derivada de tensão aplicada na carga (importante para acionamento de motores).
- Diferentes níveis de tensão aplicados aos diodos de grampeamento. Podendo aumentar a quantidade de diodos empregada, caso seja necessário realizar a associação em série. Como resultado, aumenta a dificuldade em dividir a tensão estática e dinâmica entre os diodos associados, exigindo o emprego de grandes redes RC, aumentando o volume do sistema e as perdas.
- Problemas associados a recuperação reversa dos diodos de grampeamento. Em especial na modulação PWM, quando o número de níveis, potência e tensão forem elevadas.
- Sobretensão nos interruptores internos, devido as indutâncias parasitas e ao grampeamento indireto de tensão.
- Barramento c.c. pode ter ponto de operação diferente do ideal, sendo necessário elaborar um sistema de modulação para garantir um equilíbrio de tensão entre os capacitores de barramento.

A Figura 2.1 apresenta a topologia NPC para um inversor monofásico com cinco níveis de tensão, nesta topologia é necessário o emprego de seis diodos de grampeamento. Um conversor com n níveis apresenta um barramento c.c. com $(n-1)$ capacitores, $2 \cdot (n - 1)$ interruptores e $2 \cdot (n - 2)$ diodos de grampeamento, onde “ n ” é o número de níveis sintetizado na saída do conversor.


O número de estados de comutação do conversor é dado pela Equação (2.1). Os estados de operação dos interruptores do inversor ocorrem conforme a Tabela 2.1.

$$n_{\text{estados}} = n \quad (2.1)$$

2.3 INVERSOR COM GRAMPEAMENTO ATIVO DE NEUTRO


O inversor com grampeamento ativo, também conhecido como ANPC (*Active Neutral Point Clamped*), apresenta três pares de interruptores adicionais, substituindo os diodos de grampeamento da topologia NPC. O uso dos interruptores ativos contribui para a redistribuição das perdas entre os interruptores, de modo que a temperatura de junção entre os semicondutores é distribuída igualmente (WU; NARIMANI, 2017). Na Figura 2.2 pode-se observar como a topologia é empregada.

Figura 2.1 – Topologia do conversor NPC monofásico com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Figura 2.2 – Topologia do conversor ANPC monofásico de cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Tabela 2.1 – Tensão de saída do inversor NPC monofásico de cinco níveis de tensão em função dos estados de comutação.

Interruptores Conduzindo	Tensão [Vo]
S_1, S_2, S_3, S_4	$V_{in}/2$
S_2, S_3, S_4, S'_1	$V_{in}/4$
S_3, S_4, S'_1, S'_2	0
S_4, S'_1, S'_2, S'_3	$-V_{in}/4$
S'_1, S'_2, S'_3, S'_4	$-V_{in}/2$

Fonte: Elaborado pela autora, 2019.

Na Tabela 2.2 estão representados os estados de comutação dos interruptores S_1, S_2, S_3 e S_4 , pode-se notar que o conversor ANPC possui quatro estados redundantes para o nível de tensão nulo e três estados redundantes para cada um dos níveis de tensão $V_{in}/4$ e $-V_{in}/4$. Nessa topologia, como são empregados elementos ativos para realizar o grampeamento, os estados de condução desses elementos também devem ser analisados. Ainda, os interruptores $AS'_1, AS'_2, AS'_3, AS_2, AS_3$ e AS_4 possuem o comando complementar aos interruptores $S_1, S_2, S_3, S'_2, S'_3$ e S'_4 , respectivamente.

Tabela 2.2 – Tensão de saída do inversor ANPC monofásico de cinco níveis de tensão em função dos estados de comutação.

S_4	S_3	S_2	S_1	Tensão [Vo]
0	0	0	0	$-V_{in}/2$
0	0	1	0	$V_{in}/4$
0	0	1	1	0
0	1	1	0	$V_{in}/4$
0	1	1	1	0
1	0	0	0	$-V_{in}/4$
1	0	0	1	$-V_{in}/4$
1	0	1	1	$-V_{in}/4$
1	1	0	0	0
1	1	0	1	0
1	1	1	0	$V_{in}/4$
1	1	1	1	$V_{in}/2$


Fonte: Elaborado pela autora, 2019.

2.4 CONVERSOR COM CAPACITORES DE GRAMPEAMENTO

O inversor com capacitor de grampeamento, também conhecido como inversor com capacitores flutuantes, utiliza capacitores para fazer o grampeamento de tensão. Um conversor com n níveis é constituído de $2 \cdot (n - 1)$ interruptores e $(n - 2)$ capacitores de grampeamento. Nesta

topologia de conversor, o capacitor é colocado em série com a carga, resultando em tensões nulas nos pontos médios do barramento e nos capacitores, gerando tensão nula na saída. Na Figura 2.3, tem-se a representação da topologia para um inversor monofásico com cinco níveis. O comando dos interruptores S_1, S_2, S_3 e S_4 é complementar aos dos interruptores S'_1, S'_2, S'_3 e S'_4 , respectivamente. A topologia com grampeamento capacitivo possui algumas vantagens com relação à topologia com grampeamento a diodo. Uma vantagem importante é de conseguir fazer o grampeamento de tensão em todos os interruptores de forma direta, evitando a sobretensão nos interruptores internos. Contudo, para tal vantagem, é necessário utilizar um maior número de capacitores de grampeamento (BATSCHAUER, 2011).

Figura 2.3 – Topologia do conversor FC monofásico de cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Outra vantagem dessa topologia em comparação a NPC, é a ocorrência de mais estados de comutação com a mesma tensão de saída, sendo assim, é possível aplicar técnicas que equilibrem a tensão nos capacitores de barramento sem que ocorra o aumento da distorção harmônica de tensão na saída. Além de que, a ocorrência de estados redundantes, faz com que este inversor possua mais opções de controle de tensão dos capacitores de grampeamento (BATSCHAUER, 2011).

O número de estados de condução do conversor é dado pela Equação (2.2), em que n é o número de níveis do conversor e a Tabela 2.3 apresenta todos os estados de condução possíveis.

$$n_{\text{estados}} = 2^{n-1} \quad (2.2)$$

Tabela 2.3 – Tensão de saída do inversor FC monofásico de cinco níveis de tensão em função dos estados de comutação.

Interruptores Conduzindo	Tensão [Vo]
S_4, S_3, S_2, S_1	$V_{in}/2$
S'_4, S_3, S_2, S_1	$V_{in}/4$
S_4, S'_3, S_2, S_1	$V_{in}/4$
S_4, S_3, S'_2, S_1	$V_{in}/4$
S_4, S_3, S_2, S'_1	$V_{in}/4$
S'_4, S'_3, S_2, S_1	0
S'_4, S_3, S'_2, S_1	0
S'_4, S_3, S_2, S'_1	0
S_4, S'_3, S'_2, S_1	0
S_4, S'_3, S_2, S'_1	0
S_4, S_3, S'_2, S'_1	0
S'_4, S'_3, S'_2, S_1	$-V_{in}/4$
S'_4, S'_3, S_2, S'_1	$-V_{in}/4$
S'_4, S_3, S'_2, S'_1	$-V_{in}/4$
S_4, S'_3, S'_2, S'_1	$-V_{in}/4$
S'_4, S'_3, S'_2, S'_1	$-V_{in}/2$

Fonte: Elaborado pela autora, 2019.


Apesar das vantagens acima citadas, o inversor com capacitor de grampeamento não teve muito sucesso na indústria, isso aconteceu devido a sua complexidade comparada a topologia NPC, em razão de fatores como: a pré-carga do banco de capacitores, do custo e do volume, devido a quantidade de capacitores empregada. Em aplicações com elevada transferência de potência reativa para a carga, a topologia FC (*Flying Capacitor*) apresenta grande oscilação de tensão sobre os capacitores; refletindo assim para a carga, o que acaba elevando a distorção harmônica (BREISSAN, 2019). Em resumo, a topologia de conversor com capacitores flutuantes é dependente da tecnologia dos capacitores, uma evolução destes componentes poderá elevar a competitividade do conversor.

2.5 INVERSOR MULTINÍVEL COM REDUÇÃO DE DIODOS DE GRAMPEAMENTO

Nesta topologia proposta por Pan et al. (2004), o número de diodos de grampeamento é reduzido, comparando com a topologia NPC com a mesma quantidade de níveis, o que resulta em uma redução da tensão máxima sobre os diodos de grampeamento. E em consequência dessa redução, ocorre uma sobretensão nos interruptores internos do inversor, S_3 e S_2' , ou seja, para essa topologia os níveis de tensão sobre alguns dos interruptores não são limitadas apenas pela tensão de um capacitor de barramento. Esses resultados serão mostrados no Capítulo 4.

A topologia proposta por Pan et al. (2004) é mostrada na Figura 2.4. Consiste em um inversor monofásico cinco níveis de tensão, a topologia é composta por quatro capacitores de barramento, oito interruptores e dois diodos de grampeamento, produzindo cinco níveis de tensão na saída do conversor.

Figura 2.4 – Topologia de inversor monofásico com cinco níveis de tensão utilizando diodos de grampeamento proposta por Pan et al. (2004)



Fonte: Elaborado pela autora, 2019

Na Tabela 2.4 estão representados os estados de comutação dos interruptores, os quais operam em pares complementares. A estrutura do inversor é baseada em quatro interruptores e seus respectivos pares complementares.

Tabela 2.4 – Tensão de saída do inversor monofásico com cinco níveis de tensão utilizando diodos de grampeamento, topologia proposta por Pan et al. (2004) em função dos estados de comutação.

Interruptores Conduzindo	Tensão [Vo]
S_1, S_2, S_3, S_4	$V_{in}/2$
S_2, S_3, S_4, S'_1	$V_{in}/4$
S_3, S_4, S'_1, S'_2	0
S_4, S'_1, S'_2, S'_3	$-V_{in}/4$
S'_1, S'_2, S'_3, S'_4	$-V_{in}/2$

Fonte: Elaborado pela autora, 2019.

2.6 CONVERSOR TOPOLOGIA *T- TYPE*

A topologia *T- Type* é menos complexa, comparando com as topologias de conversores NPC e FC, por exemplo. Nestas topologias a quantidade de elementos comutadores é maior, por esse motivo o *T- Type* se mostra vantajoso economicamente, sendo essa uma motivação importante para o seu estudo.

Na Figura 2.5 a topologia é apresentada. Os semicondutores S'_2 e S_3 atuam fazendo o grampeamento da tensão, de maneira que o número de elementos diminui consideravelmente, comparando com todas as topologias apresentadas anteriormente. O conversor ANPC com a mesma quantidade de níveis, por exemplo, apresenta 6 interruptores a mais. Contudo, devido a diminuição do número de semicondutores, alguns interruptores acabam sofrendo com tensões de bloqueio iguais a 75% da tensão de barramento, sendo necessário, em alguns casos, associar esses interruptores em série, aumentando a complexidade do conversor.


Outra vantagem encontrada é que esses semicondutores de grampeamento podem controlar a distribuição de perdas, o que contribui para aumentar a eficiência do conversor. (WU; NARIMANI, 2017). Na Tabela 2.5 é apresentado os estados de comutação dos interruptores, resultando nos cinco níveis de tensão desejados.

Tabela 2.5 – Tensão de saída do inversor *T- Type* monofásico com cinco níveis de tensão em função dos estados de comutação.

Interruptores Conduzindo	Tensão [Vo]
S_1, S_2, S_3, S_4	$V_{in}/2$
S_2, S_3, S_4, S'_1	$V_{in}/4$
S_3, S_4, S'_1, S'_2	0
S_4, S'_1, S'_2, S'_3	$-V_{in}/4$
S'_1, S'_2, S'_3, S'_4	$-V_{in}/2$

Fonte: Elaborado pela autora, 2019.

Figura 2.5 – Topologia *T-Type* monofásica com cinco níveis.



Fonte: Elaborado pela autora, 2019.

2.7 TÉCNICAS DE MODULAÇÃO POR LARGURA DE PULSOS COM PORTADORAS - CB - PWM (*CARRIED BASED - PULSE WIDTH MODULATION*)

As técnicas de modulação são utilizadas para controlar a tensão de saída através do comando dos interruptores, essa modulação pode ser em baixa frequência ou em alta frequência (BRESSAN, 2019).

Com o objetivo de diminuir a distorção harmônica da tensão de saída e aumentar a frequência de comutação dos interruptores, a técnica de modulação em alta frequência PWM (*Pulse Width Modulation*) foi escolhida para o desenvolvimento desse trabalho.

Para topologias em que a quantidade de níveis é superior a dois é necessário aumentar a quantidade de portadoras, a Equação (2.3) mostra quantas portadoras são necessárias (n_p) em função de n que representa o número de níveis de tensão na saída.


$$n_p = n - 1 \quad (2.3)$$

Para a modulação CB-PWM, existem muitas formas de dispor as portadoras, de modo que para cada aplicação uma dessas formas é a mais indicada. Para as cinco topologias deste trabalho, as modulações com portadoras dispostas em fase (PD), portadoras em oposição de fase (POD) e portadoras com deslocamento de fase (PS) foram aplicadas. As seções a seguir resumem as características de cada uma delas.

2.7.1 Modulação com Portadoras Dispostas em Fase

O preceito das modulações CB-PWM resume-se na comparação entre o sinal da onda de referência e os sinais das ondas portadoras, resultando nos sinais de comando dos interruptores. Nesta técnica de modulação as portadoras possuem a mesma amplitude e fase inicial, porém diferentes valores médios. Uma desvantagem é que esta técnica de modulação gera uma frequência de comutação efetiva distinta para os interruptores. A Figura 2.6 mostra como acontece a disposição das portadoras.

Figura 2.6 – Modulação PWM com portadoras dispostas em fase para um inversor com cinco níveis de tensão.




Fonte: Elaborado pela autora, 2019.

Segundo Bressan (2019) uma característica importante dessa técnica de modulação é apresentar menor DHT de tensão de linha, comparando com outras técnicas de modulação tradicionais.

2.7.2 Modulação com Portadoras Dispostas em Oposição de Fase

Nesta técnica de modulação as portadoras também possuem a mesma amplitude e valores médios distintos. Contudo, as portadoras superiores estão deslocadas de 180° das portadoras inferiores. Na Figura 2.7 está a representação de como as portadoras se distribuem para um conversor c.c-c.a de cinco níveis.

Figura 2.7 – Modulação PWM com portadoras dispostas em oposição de fase para um inversor com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019

2.7.3 Modulação com Portadoras com Deslocamento de Fase


Para a modulação PS-PWM as portadoras possuem mesma amplitude e valor médio igual a zero, mas diferente das modulações PD e POD todas as suas portadoras são deslocadas em fase, como mostra a Figura 2.8.

Esta técnica de modulação é interessante de ser aplicada, pois divide os esforços de corrente por igual nos interruptores e diodos.

O cálculo para obter o deslocamento entre as portadoras é simples, mostrado na Equação (2.4). Em que θ_p é o deslocamento de cada portadora e n_p é o número de níveis.

$$\theta_p = \frac{360}{n_p} \quad (2.4)$$

Figura 2.8 – Modulação PWM com portadoras dispostas com deslocamento de fase para um inversor com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

2.8 CONCLUSÃO DO CAPÍTULO

Neste capítulo foram abordadas as topologias de conversores c.c - c.a que são objetivo de estudo desse trabalho, além de introduzir as principais técnicas de modulação PWM. Em todas as topologias há vantagens e desvantagens, dessa maneira deve-se analisar qual desvantagem é menos relevante frente a cada aplicação escolhida.

- Segundo Batschauer (2011) o conversor NPC de três níveis é amplamente difundido e possui grande aceitação entre os fabricantes. Porém, as estruturas do tipo NPC com quatro níveis ou mais possuem algumas limitações que acabam reduzindo sua gama de aplicações. Estas limitações são devido a dificuldade no controle da tensão de barramento, a aplicação de diferentes níveis de tensão nos diodos grameadores, a distribuição não uniforme de potência entre os semicondutores e problemas associados à recuperação reversa dos diodos;
- O conversor ANPC por sua vez atua redistribuindo as perdas entre os interruptores, contudo são adicionados mais seis interruptores.

- Segundo Batschauer (2011) o conversor com capacitores de grampeamento *Flying - Capacitor* apresenta algumas vantagens em relação ao conversor NPC como: maior flexibilidade de operação devido à maior quantidade de estados de operação redundantes e a ausência de diodos de grampeamento. Porém, o aumento do número de níveis de tensão de saída do conversor impacta no aumento do número de capacitores flutuantes, assim como, dos circuitos auxiliares para leitura das tensões.
- O conversor *Diode- Clamped* por sua vez possui menor número de diodos de grampeamento, comparado a topologia NPC. Contudo, alguns interruptores sofrem com tensão de bloqueio superior a de um dos capacitores de barramento, podendo ser necessário fazer sua associação em série, aumentando a complexidade do conversor.
- O conversor *T-Type* é a topologia mais recente dentre as estudadas e a que possui a menor quantidade de semicondutores empregada, mas devido a construção da topologia os interruptores internos sofrem com tensão de bloqueio mais elevadas, aumentando as perdas de comutação.

3 SIMULAÇÕES

3.1 PARÂMETROS DE PROJETO

Os resultados deste trabalho são derivados de simulações realizadas no *Software* Psim. As simulações executadas para as cinco topologias de inversores monofásicos sintetizam cinco níveis de tensão de saída. A modulação empregada foi a CB-PWM, variando o arranjo das portadoras entre PD-PWM, POD-PWM e PS-PWM.

Os parâmetros de projeto estão detalhados na Tabela 3.1. Variou-se a carga e o índice de modulação de amplitude entre 0,1 e 1,0. Contudo, o foco para as análises de comparação é dado para o índice de modulação de amplitude igual a 0,9. A carga representa um motor de indução de aproximadamente 1,3 cv. A Equação (3.1) define o índice de modulação. Em que V_{ref} é a tensão máxima do sinal de referência, a onda moduladora e V_{port} a tensão máxima das portadoras.

$$m_a = \frac{V_{ref}}{V_{port}} \quad (3.1)$$

Tabela 3.1 – Parâmetros de projeto.

Símbolo	Parâmetro	Valor
V_i	Tensão no barramento	300 V
f_s	Frequência de comutação	20 kHz
f_o	Frequência fundamental	50 Hz
P_o	Potência na carga	1000 W
FP	Fator de potência	0,85
m_a	Índice de Modulação	0,9
L_o	Indutância da Carga	8,97 mH
R_o	Resistência da Carga	6,584 Ω

Fonte: Elaborado pela autora, 2019.


3.2 TOPOLOGIA NPC

Na topologia NPC são empregados oito interruptores que comutam em pares complementares, seis diodos de grampeamento, sendo que a condução de D_1 e D_1' não ocorre ao mesmo

tempo, assim como de D_2 e D_2' e dos pares D_3 e D_3' também não. Como o conversor c.c - c.a possui essa característica de complementariedade, então é suficiente realizar apenas a análise das gradezas relacionadas aos interruptores S_1 , S_2 , S_3 e S_4 . O circuito simulado é apresentado na Figura ?? do Anexo ??.

Para a topologia NPC cinco níveis, o esquema de comando implementado é o da Figura 3.1. Nesta topologia a modulação utilizada é a POD- PWM apresentada no Capítulo 2.

Figura 3.1 – Esquema de comando dos interruptores para a topologia NPC monofásica com cinco níveis de tensão.




Fonte: Elaborado pela autora, 2019.

Na Figura 3.2 está ilustrado o comportamento dos esforços de corrente e tensão nos interruptores ao longo de um período, resultando ao final do período nos cinco níveis de tensão na saída do conversor, como pode-se visualizar na Figura 3.3. Ainda na Figura 3.2 pode-se observar que a tensão máxima de bloqueio dos interruptores é 75 V, referente a 25% do barramento e que as correntes não se distribuem igualmente entre os interruptores.


A Figura 3.4 representa o comportamento dos diodos de grampeamento D_1 , D_2 e D_3 , nos gráficos é possível visualizar que sobre o D_1 há dois nível de tensão, enquanto que sobre o D_2 ocorrem três níveis e no D_3 quatro níveis. Isso acontece pois o D_1 está fazendo o grampeamento direto da tensão sobre o capacitor C_1 e por isso quando está em condução assume o valor de 75 V. Já sobre o diodo D_2 são aplicadas duas tensões de grampeamento, 75 V e 150 V, esse último é decorrente da adição das tensões dos capacitores de barramento C_1 e C_2 . No diodo D_3 são aplicadas três tensões diferentes, duas semelhantes ao D_2 e outra tensão negativa, decorrente de quando o capacitor C_3 estiver carregado.

Figura 3.2 – Esforços de tensão e corrente nos interruptores do conversor NPC com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Figura 3.3 – Tensão e corrente na carga para a topologia NPC com cinco níveis de tensão, com índice de modulação 0,9 e potência processada de 1 kW.



Fonte: Elaborado pela autora, 2019.

Para o barramento do conversor, fez-se necessário utilizar quatro retificadores ponte de Graetz, dividindo o barramento de 300 V em quatro capacitores com tensão máxima de 75 V cada. A necessidade de utilizar quatro retificadores e não apenas um, surgiu pois os capacitores de barramento não estabilizavam no nível de tensão desejado, como mostrado na Figura 3.5. Isso ocorre devido a técnica de modulação utilizada. Na Figura 3.6 é possível identificar a carga e descarga dos capacitores C_1 e C_2 , de maneira que para o período até 0,11 s os capacitores C_1 e C_2 estão carregados e, portanto, inserindo energia no circuito.


3.3 TOPOLOGIA ANPC

A topologia ANPC além dos oito interruptores que comutam em pares complementares possui mais seis interruptores de grampeamento, sendo que a comutação de AS'_1 , AS'_2 e AS'_3 segue a lógica dos interruptores S'_1 , S'_2 e S'_3 respectivamente. Assim como, a comutação de AS_2 , AS_3 e AS_4 segue a lógica dos interruptores S_2 , S_3 e S_4 respectivamente. Novamente, o foco será na análise das grandezas para o conjunto de interruptores superiores.

Para a topologia ANPC cinco níveis, o esquema de comando implementado é o mesmo da Figura 3.1 e a modulação implementada é a PD- PWM.


O comportamento de tensão nos interruptores da topologia ANPC é o mesmo da topologia NPC apresentada anteriormente, contudo para a corrente não acontece da mesma maneira. Na Figura 3.7 é possível observar que a corrente se distribui igualmente no interruptores. Vale destacar que a figura ilustra apenas os esforços no interruptor e não no diodo em anti- paralelo, neste ultimo caso ocorre circulação de corrente negativa quando o diodo estiver conduzindo.

Figura 3.4 – Esforços de tensão e corrente nos diodos de grampeamento para a topologia NPC com cinco níveis de tensão.




Fonte: Elaborado pela autora, 2019.

Figura 3.5 – Esforços de tensão e corrente nos capacitores de barramento para a topologia NPC com cinco níveis de tensão, utilizando apenas um retificador.




Fonte: Elaborado pela autora, 2019.

Figura 3.6 – Esforços de tensão e corrente nos capacitores de barramento para a topologia NPC com cinco níveis de tensão.



Fonte:Elaborado pela autora, 2019.


Figura 3.7 – Esforços de tensão e corrente nos interruptores para a topologia ANPC com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

A forma de tensão para os diodos de grampeamento do NPC se repete nos interruptores de grampeamento da topologia ANPC. Na Figura 3.8 verifica-se o comportamento da corrente nos interruptores, para essa topologia a corrente é negativa quando está circulando nos diodos do interruptor e positiva quando o interruptor está em condução.

Figura 3.8 – Esforços de corrente nos interruptores de grampeamento para a topologia ANPC com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

3.4 TOPOLOGIA *FLYING CAPACITOR*

Para a topologia de conversor *Flying Capacitor* é necessário fazer o projeto dos capacitores flutuantes. Os valores de capacitância apresentados na Tabela 3.2 são resultantes dos cálculos realizados utilizando a metodologia proposta por Bressan (2019).

Tabela 3.2 – Valores para o cálculo dos capacitores flutuantes.

Capacitor	Capacitor Flutuante 1	Capacitor Flutuante 2	Capacitor Flutuante 3
Tensão nos Capacitores Flutuantes [V]	225	150	75
I_{CKrms} [A]	6,81	6,81	6,81
I_P [A]	17,921	17,921	17,921
$\Delta(V_c)$ [%]	5	5	5
Capacitância Calculada [μ F]	21,66	32,5	64,99

Fonte: Elaborado pela autora, 2019.

Para a Equação (3.3), o fator de correção ângulo de defasagem (F_A) e o fator de multiplicação da corrente no capacitor flutuante (F_I) são encontrados nos ábacos do trabalho de Bressan (2019). Os ábacos utilizados podem ser encontrados no Anexo A.

Por meio da equação (3.2) é possível obter a corrente de pico (I_p) e por fim encontrar as capacitâncias.

$$I_{CKrms} = I_p \cdot F_I \quad (3.2)$$

$$C_f = \frac{I_p \cdot F_a \cdot F_{ck}}{\Delta V_{ck} - 2 \cdot I_p \cdot R_{ESR}} \quad (3.3)$$

3.4.1 FC com Modulação PS-PWM


A topologia FC possui além dos oito interruptores que comutam em pares complementares mais três capacitores flutuantes. Novamente, são analisadas apenas as grandezas para o conjunto de interruptores superiores. A modulação escolhida para essa topologia foi a PS-PWM, pois esta técnica de modulação consegue distribuir igualmente os esforços de corrente nos semicondutores e nos capacitores, promovendo a distribuição homogênea das perdas e fazendo o equilíbrio das tensões dos capacitores flutuantes. Na Figura 3.9 estão os resultados simulados para corrente e tensão nos interruptores, as parcelas de corrente negativa são decorrentes da circulação de corrente nos diodos em anti-paralelo e as positivas são das parcelas de corrente que circulam no interruptor. Na Figura 3.10 consegue-se visualizar melhor a comutação no interruptor para um período menor. Para a topologia FC, com modulação PS-PWM com cinco níveis de tensão, o esquema de comando implementado é o mesmo da Figura 3.1.

A modulação PS-PWM no conversor FC em condições ideais, garante um balanço natural da tensão nos capacitores flutuantes, isso ocorre pois as chaves próximas aos capacitores flutuantes tem intervalos de comutação semelhantes, ficam ativas no mesmo período de tempo durante um intervalo de comutação, fato que foi comprovado por meio das simulações e pode ser visto na Figura 3.9 no gráfico que mostra a corrente nos Interruptores S_1 , S_2 , S_3 e S_4 .

Na Figura 3.11 são apresentadas as formas de onda de tensão e corrente nos capacitores flutuantes. A simulação mostra que o valor médio da tensão nos capacitores C_{f1} , C_{f2} e C_{f3} é equivalente a 0,75, 1/2 e 1/4 da tensão de barramento, respectivamente.


Os capacitores de barramento possuem o mesmo comportamento que nas topologias NPC e ANPC. Porém, na topologia *Flying Capacitor* são empregados apenas dois capacitores de barramento, o que resulta consequentemente em uma tensão de pico duas vezes maior, comparando

Figura 3.9 – Esforços de tensão e corrente nos interruptores para a topologia *Flying Capacitor* com modulação PS-PWM e cinco níveis de tensão.




Fonte: Elaborado pela autora, 2019.

Figura 3.10 – Esforços de tensão no interruptor para a topologia *Flying Capacitor* com modulação PS-PWM e cinco níveis de tensão



Fonte: Elaborado pela autora, 2019.


Figura 3.11 – Esforços de tensão e corrente nos capacitores flutuantes para a topologia *Flying Capacitor* com modulação PS-PWM e cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

com as topologias que dividem o barramento em quatro capacitores. A Figura 3.12 apresenta a tensão no capacitor C_1 , em que o valor de pico é igual a 150 V.

Figura 3.12 – Esforços de tensão corrente no capacitor de barramento para a topologia *Flying Capacitor* com modulação PS-PWM e cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

3.5 TOPOLOGIA *DIODE CLAMPED*


A topologia *Diode Clamped* é uma topologia híbrida com reduzida quantidade de diodos de grampeamento comparada a topologia NPC. O esquema de comando dos interruptores é o mesmo das topologias anteriores, mostrado na Figura 3.1. E a modulação empregada é a POD-PWM. Para os interruptores S_1 , S_2 e S_4 a tensão possui comportamento semelhante a topologia NPC, contudo o interruptor S_3 apresenta uma forma de onda diferente englobando três níveis de tensão, na Figura 3.13 pode-se ver como a topologia se comporta. Para esta topologia de conversor a corrente também não se distribui igualmente entre os interruptores.

Os diodos D_1 e D_2 fazem o grampeamento do neutro, sintetizando três níveis de tensão cada. Na Figura 3.14 é possível visualizar os três níveis de tensão sobre o diodo D_1 .

3.6 TOPOLOGIA *T-TYPE*


Essa topologia apresenta as mesmas características que a NPC, porém os esforços de tensão sobre os interruptores que formam o “T” (S_2 , S_3 , S'_3 e S_4) são mais elevados, esses interruptores comutam em alta frequência. A partir da Figura 3.15 pode-se concluir que os níveis de tensão e o período em que os interruptores S_2 e S_3 estão comutando é maior. O esquema de comando dos interruptores é o mesmo mostrado para as topologias anteriores e a modulação empregada é a PD-PWM.

Figura 3.13 – Esforços de tensão e corrente nos interruptores para a topologia *Diode Clamped* com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Figura 3.14 – Esforços de tensão e corrente no diodo de grampeamento para a topologia *Diode Clamped* com cinco níveis de tensão.




Fonte: Elaborado pela autora, 2019.

3.7 CONCLUSÃO DO CAPÍTULO

Neste capítulo foram apresentadas os resultados das simulações realizadas com o *Software Psim*, a partir dessas formas de onda é possível obter os esforços nos semicondutores, estes que são apresentado no Capítulo 4, e a partir desses resultados espera-se validar os pontos positivos e negativos de cada topologia apresentados no Capítulo 1.

Figura 3.15 – Esforços de tensão e corrente nos interruptores para a topologia *T-Type* com cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

4 APRESENTAÇÃO DOS RESULTADOS OBTIDOS POR SIMULAÇÕES DAS TOPOLOGIAS DE INVERSORES MONOFÁSICOS COM CINCO NÍVEIS DE TENSÃO

Para comparar topologias distintas de conversores c.c - c.a deve-se ter em mente que apenas um parâmetro não é determinante para dizer se uma topologia é melhor do que a outra. O princípio a seguir para fazer a melhor escolha de topologia é analisar as questões que melhor cabem para cada aplicação. Há vários exemplos de topologias que possuem bom desempenho, porém, não são escolhidas em favorcimento de outras que possuem um menor custo. Por exemplo, até quanto é viável economicamente escolher uma topologia com capacitores? Essa é uma questão que varia de aplicação para aplicação. Mas esse capítulo tem como objetivo esclarecer alguns pontos comparativos entre essas topologias.

O primeiro ponto de comparação pode ser feito visualmente por meio da Tabela 4.1. A quantidade de componentes de potência de um projeto é com certeza determinante na sua viabilidade. Para conversores c.c - c.a produzidos em larga escala a quantidade de capacitores por exemplo, acarretam em um aumento significativo do preço do produto final. Contudo, este capítulo se encarrega de provar que nem toda redução de componentes significa de fato que o conversor terá menos componentes.

Assim, não levando em conta a tensão de bloqueio sobre os componentes, pela Tabela 4.1 os inversores FC são os que mais possuem capacitores, contudo o NPC e o ANPC possuem ao total uma maior quantidade de componentes. A topologia *Diode Clamped* é uma opção intermediária quando se trata apenas de número de componentes, mas a topologia *T-Type* se destaca com conversor com menor número de semicondutores entre as estudadas.

Tabela 4.1 – Tabela de comparação do número de componentes para cada topologia de inversor com cinco níveis de tensão.

Topologia	NPC	ANPC	FC	<i>DIODE CLAMPED</i>	T-TYPE
Interruptores	8	8	8	8	8
Diodos de Grampeamento	6	-	-	2	-
Capacitores de Grampeamento	-	-	3	-	-
Interruptores de Grampeamento	-	6	-	-	-
Capacitores de Barramento	4	4	2	4	4
Total de Componentes	18	18	13	14	12


Fonte: Elaborado pela autora, 2019.

4.1 RESULTADOS DOS ESFORÇOS DE TENSÃO E CORRENTE NOS INTERRUPTORES

Com base nas simulações realizadas ao longo deste trabalho, nesta seção são comparados os esforços de tensão e corrente nos interruptores, tal análise é importante para futuros projetos, principalmente para os cálculos de perdas e de dissipadores.

Na figura 4.1 estão representadas as tensões de pico nos interruptores S_1 , S_2 , S_3 e S_4 de todas as topologias estudadas, para a topologia ANPC as chaves de grampeamento A_{S1} , A_{S2} e A_{S3} também entram na análise.


Figura 4.1 – Comparação da tensão nos interruptores para as topologias estudadas.



Fonte: Elaborado pela autora, 2019.

Na topologia NPC a tensão máxima teórica sobre os interruptores é a mesma de um dos capacitores de barramento, sendo possível operar com tensão de saída elevada sem a necessidade de associar interruptores em série. Para a situação simulada com barramento c.c de 300 V cada capacitor tem tensão máxima de 75 V, refletindo esse valor para os interruptores, como mostra a Figura 4.1. Na topologia NPC, pode-se observar pela Figura 4.2 que a distribuição de correntes entre os interruptores não é uniforme, o que leva a uma distribuição desigual de perdas e da temperatura de junção neles; por consequência a utilização das chaves se torna desigual. Ou seja, para um dado valor de potência, os semicondutores que tiverem menor temperatura de junção não são plenamente utilizados (WU; NARIMANI, 2017).

Figura 4.2 – Comparação da corrente nos interruptores para as topologias estudadas.



Fonte: Elaborado pela autora, 2019.

Na topologia ANPC os interruptores que fazem o grampeamento ativo de tensão ajudam na distribuição das perdas, pois o conversor tem estados redundantes que permitem distribuir as correntes pelos semicondutores. Na Figura 4.2 pode-se notar que para a topologia ANPC os níveis de corrente em todos os interruptores são iguais. Contudo, pela Figura 4.1 os interruptores de grampeamento sofrem com maiores tensões de bloqueio.

A modulação PS - PWM para a topologia FC garante o equilíbrio das correntes e tensões nos interruptores, quanto a isso a utilização de capacitores flutuantes para realizar o grampeamento é muito eficaz, nas Figuras 4.1 e 4.2 é possível observar que os níveis de tensão e corrente para todos os interruptores são os mesmos.

Na topologia híbrida *Diode Clamped* o interruptor S_3 é grampeado pelo diodo D_1 de maneira que nele ocorre os três níveis de tensão (0 V, 75 V e 150 V), os níveis de tensão sobre esses interruptores não são limitadas apenas pela tensão de um capacitor de barramento.

Para a topologia *T - Type* pode-se observar que os interruptores S_2 e S_3 sofrem com as maiores tensões de pico, como foi citado na seção 3.6.

4.2 RESULTADOS DOS ESFORÇOS DE TENSÃO E CORRENTE NOS DIODOS DE GRAMPEAMENTO DAS TOPOLOGIAS ESTUDADAS

Na topologia NPC e sua derivada *Diode - Clamped* são utilizados diodos que realizam o grampeamento do neutro, refletindo em mais um nível de tensão sobre os interruptores. Como apresentado na Figura 3.4, a Figura 4.3 mostra que os diodos mais internos sofrem com as maiores tensões de bloqueio.


Na Figura 4.2 está representado os esforços de tensão e corrente resultantes da simulação da topologia *Diode - Clamped*, a vantagem dessa topologia frente a NPC é em utilizar apenas dois diodos para realizar o grampeamento, reduzindo em 80% o número de diodos de grampeamento.

Tabela 4.2 – Tabela com os resultados de tensão e corrente no diodo de grampeamento para a topologia *Diode - Clamped* cinco níveis de tensão.

Grandeza	Diodo D1
Tensão de pico [V]	150
Corrente eficaz [A]	2, 38
Corrente de pico [A]	15, 17

Fonte: Elaborado pela autora, 2019.

Figura 4.3 – Esforços de corrente e tensão nos interruptores de grampeamento para a topologia NPC.



Fonte: Elaborado pela autora, 2019.

4.3 RESULTADOS DOS ESFORÇOS DE TENSÃO E CORRENTE NOS CAPACITORES DE GRAMPEAMENTO PARA A TOPOLOGIA FC COM MODULAÇÃO PS - PWM

Na topologia *Flying Capacitor* os capacitores flutuantes não são alimentados por uma fonte isolada de tensão externa. Para que a carga e descarga dos capacitores flutuantes seja controlada é utilizado estados de comutação redundante, tendo assim, tempo de carregar e descarregar os capacitores. Na Tabela 4.3 estão os esforços de tensão e corrente nos capacitores flutuantes para a topologia FC com modulação PS - PWM.

Tabela 4.3 – Tabela com os resultados de tensão e corrente nos capacitores de grampeamento para a topologia *Flying Capacitor* com modulação PS- PWM com cinco níveis de tensão.

Grandeza	Capacitor C1	Capacitor C2	Capacitor C3
Tensão de pico [V]	229,28	150	75,3
Corrente eficaz [A]	6,72	6,72	6,73
Corrente de pico [A]	19,11	19,11	19,11

Fonte: Elaborado pela autora, 2019.

4.4 RESULTADOS DOS ESFORÇOS DE TENSÃO E CORRENTE NOS CAPACITORES DE BARRAMENTO DAS TOPOLOGIAS ESTUDADAS

Todas as topologias estudadas nesse trabalho foram propostas com uma única fonte de entrada. Um retificador ponte de Graetz foi utilizado para fazer a conversão da tensão alternada da rede em tensão contínua na entrada do inversor.

Para o cálculo das capacitâncias foi utilizado o método apresentado por Barbi (2005) e apresentados nas equações que seguem:

Utilizando ondulação nos capacitores de 10%, obteve-se que (4.1)

$$\Delta V_c = 300 - (300 \cdot 0,1) = 270 \text{ V} \quad (4.1)$$


Para as simulações realizadas, por meio da Equação (4.2) pode-se obter a capacitância de barramento igual a $C = 3,395 \text{ mF}$. Dividindo a capacitância equivalente de acordo com o número de capacitores de barramento que cada topologia necessita. Para a topologia *Flying Capacitor* cinco níveis simulada, há necessidade de dois capacitores de barramento, diminuindo a quantidade de componentes na etapa de retificação, porém como pode-se observar na Figura 4.4, os esforços de tensão sobre os capacitores é inversamente proporcional a quantidade que é empregada.

$$wRC = \frac{\Delta V_c}{V_{pk}} \quad (4.2)$$

4.5 RESULTADOS DOS ESFORÇOS SUBMETIDOS À CARGA DAS TOPOLOGIAS ESTUDADAS

Os esforços resultantes na carga para todas as topologias foram semelhantes, como esperado. Na Tabela 4.4 estão sintetizados os valores obtidos na simulação do conversor NPC para índice de modulação 0,9, mas pode-se tomar como base para todas as outras topologias.

Figura 4.4 – Esforços de corrente e tensão nos capacitores de barramento para as topologias de inversores de cinco níveis de tensão.



Fonte: Elaborado pela autora, 2019.

Tabela 4.4 – Tabela de resultados na carga para a topologia NPC com índice de modulação 0,9.


Gradeza	Símbolo	Valor Calculado	Valor Simulado
Tensão eficaz [V]	$V_{o_{ef}}$	95,5	94
Tensão pico [V]	$V_{o_{pico}}$	150	150
Corrente eficaz [A]	$I_{o_{ef}}$	12,32	13,12
Potência Real [W]	P_o	1000	1134
Potência Ativa [VA]	S_o	1176	1233
Fator de Potência	FP	0,85	0,87
Distorção Harmônica Total [%]	DHT	-	33,4

Fonte: Elaborado pela autora, 2019.

4.5.1 Distorção Harmônica Total- (DHT)

Uma das vantagens de topologias de conversores CC - CA com mais de dois níveis é a baixa DHT de tensão na carga, decorrente do formato da tensão resultante ser muito próximo de uma senóide, logo se comportando como uma carga resistiva. Na Figura 4.5 é possível observar que a DHT de todas as topologias estudadas são próximas. Para $M_a = 0,9$ a DHT ficou na faixa de 33%, para índices de modulação inferiores a $M_a = 0,5$ a DHT foi superior a 76%. Para valores de M_a abaixo de 0,5 os conversores operam com apenas três níveis de tensão, aumentando significativamente a distorção harmônica de tensão na carga.

Figura 4.5 – Comparação da Distorção Harmônica de Tensão das Topologias Estudadas.



Fonte: Elaborado pela autora, 2019.

4.6 CONCLUSÃO DO CAPÍTULO

Ao longo do Capítulo 4 foram apresentados os resultados obtidos por meio das simulações realizadas no *Software Psim*. Os tópicos abordados foram: quantidade de componentes que cada topologia emprega e esforços de tensão e corrente nos semicondutores, esses resultados são importantes para o Capítulo 5, a partir deles será possível apontar os pontos positivos e negativos observados em cada topologia.

5 CONCLUSÃO

O objetivo final desse trabalho, como falado no Capítulo 1, não é destacar o melhor conversor CC - CA dentre as topologias estudadas, mas sim apontar as vantagens e desvantagens de cada uma.

No início desse trabalho, o objetivo era a simulação de algumas topologias de inversores monofásicos de cinco níveis e então a construção de um protótipo para o conversor proposto por Pan et al. (2004). Contudo o foco do trabalho mudou para um estudo comparativo e realização de simulações. A potência de 1 kW e a tensão de 300 V já haviam sido definidas e portanto foram mantidas. Contudo, sabe-se que as topologias multiníveis são utilizadas para aplicações de média potência, entre 2,3 kV e 13,8 kV de tensão.

A topologia NPC tradicional com cinco níveis é composta de oito interruptores que operam em pares complementares, seis diodos de grampeamento e quatro capacitores de barramento. É uma topologia largamente difundida e portanto muito estudada. Diversos conversores são derivados do NPC, todos em busca de aprimorar seus pontos fracos. Na topologia NPC a tensão máxima teórica sobre os interruptores é a mesma de um dos capacitores de barramento, sendo possível operar com tensão de saída elevada sem a necessidade de associar interruptores em série. Contudo, como mostrado na Figura 5.1, alguns diodos de grampeamento são submetidos a tensões de bloqueio superior à aplicada nos interruptores, uma solução seria arranjar esses diodos em série, contudo a tendência desejável é a de diminuir a quantidade de componentes e não aumentar, sendo assim uma desvantagem para a topologia.


A topologia *Diode Clamped* adaptada por Pan et al. (2004) é promissora na redução do número de componentes. Composta por oito interruptores que também comutam em pares complementares, quatro capacitores de grampeamento e apenas dois diodos de grampeamento. Os esforços no diodo de grampeamento D_1 dessa topologia é semelhante aos do diodo D_2 da topologia NPC como mostrado na Figura 5.1, porém é reduzido em quantidade de diodos de grampeamento.

Já a topologia ANPC utiliza interruptores para fazer o grampeamento de tensão. No total, para o conversor com cinco níveis, é necessário utilizar seis interruptores de grampeamento, os esforços de tensão e corrente sobre ele são semelhantes aos dos diodos de grampeamento da topologia NPC.

A topologia *Flying-Capacitor* são os três capacitores flutuantes os responsáveis pelo grampeamento de tensão. Para essa topologia de conversor multinível, alguns pontos negativos são derivados da utilização de capacitores, como o aumento do volume devido a necessidade de

emprego de sensores de tensão nos capacitores flutuantes e em razão da proteção e controle das tensões nos capacitores flutuantes.

Figura 5.1 – Comparação dos Esforços de Tensão e Corrente nos Diodos de Grampeamento das Topologias NPC e *Diode- Clamped*.




Fonte: Elaborado pela autora, 2019.

Na Figura 5.2 pode-se notar que para a topologia NPC os maiores esforços de corrente ocorrem na chave S_4 , já para a topologia ANPC e para a topologia FC os esforços de corrente são equilibrados em todos os interruptores. A topologia *T- Type* é derivada da NPC, com um arranjo dos interruptores de modo que nenhum interruptor ou diodo de grampeamento extra

seja necessário, de todas as topologias empregadas essa é a que possui o menor número de componentes, com oito interruptores e quatro capacitores de barramento. Na topologia *T-Type* os interruptores S_2 e S_3 são os que sofrem com maiores esforços de corrente e tensão. Por ser uma topologia com menor quantidade de componentes o arranjo é feito de modo que alguns semicondutores acabam sofrendo mais esforços do que outros. Na topologia *Diode- Clamped* o número de diodos de grampeamento é reduzido, a Figura 5.2 mostra que para esta topologia o interruptor S_3 é o que sofre os maiores esforços de tensão e corrente, devido ao grampeamento indireto de tensão do diodo D_1 .

Figura 5.2 – Comparação dos Maiores Esforços de Corrente nos Interruptores para cada uma das Topologias Estudada.



Fonte: Elaborado pela autora, 2019.

Conclui-se finalmente pela Tabela 5.1 que cada topologia de inversor simulada possui suas características positivas e negativas. A diminuição da quantidade de semicondutores de grampeamento nem sempre reduz a quantidade final de componentes da topologia, uma vez que nesses casos ocorre uma maior tensão de bloqueio nos interruptores, levando a necessidade de associar esses interruptores em série. Já para alguns dos elementos grampeadores também ocorre uma tensão de bloqueio superior há 1/4 da tensão de barramento levando então em muitos casos a necessidade de associar esses em série, também aumentando a quantidade final de elementos empregados na topologia.

Tabela 5.1 – Tabela comparando as topologias de inversores monofásicos com cinco níveis de tensão.

Parâmetro	NPC	ANPC	FC	Diode- Clamped	T- Type
Modulação	POD- PWM	PD- PWM	PS-PWM	POD- PWM	PD- PWM
Interruptores	8	8	8	8	8
Drivers	8	14	8	8	8
Corrente nos Interruptores	S_4	Iguais	Iguais	S_2	S_2
Elementos grampeadores	6	6	3	2	-
Corrente máxima	18,7 A	18,7 A	19,11 A	15,17 A	-
Tensão máxima	225 V	225 V	225 V	150 V	-


Fonte: Elaborado pela autora, 2019.

REFERÊNCIAS BIBLIOGRÁFICAS

- R. H. Baker. **High-Voltage Converter Circuit**. 1980. US Patent 4.203.151.
- R. H. Baker. **Switching circuit**. 1980. US Patent 4,210,826.
- BARBI, I. **Eletrônica de Potência**. 5. ed. [S.l.]: UFSC, 2005. 328 p.
- BATSCHAUER, A. L. **Inversor Multiníveis Híbrido Trifásico Baseado em Módulos Meia - Ponte**. Tese (Doutorado) — Universidade Federal de Santa Catarina, Florianópolis, Santa Catarina, Brasil, 2011.
- BRESSAN, M. V. **Conversor Multinível em Ponte Completa de Conversores com Capacitores Flutuantes**. Tese (Doutorado) — Universidade do Estado de Santa Catarina, Joinville, 2019.
- Confederação Nacional da Indústria (CNI). **Diversificação e diferenciais sustentáveis da matriz elétrica brasileira**. Brasília, 2012. 63 p.
- FRANQUELO, L. G.; RODRIGUEZ, J.; LEON, J. I.; KOURO, S.; PORTILLO, R.; PRATS, M. A. The age of multilevel converters arrives. **IEEE Industrial Electronics Magazine**, 2008. v. 2, n. 2, p. 28–29, June 2008.
- MEYNARD, T. A.; FOCH, H. Multi-level conversion: high voltage choppers and voltage-source inverters. **PESC, Annual IEEE Power Electronics Specialists Conf**, 23, 1992. v. 1, p. 397–403, 1992.
- PAN, Z.; PENG, F. Z.; STEFANOVIC, V.; LEUTHEN, M. A diode-clamped multilevel converter with reduced number of clamping diodes. **Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition**, 2004. p. 820–824, September 2004.
- R, A. K.; SURESH, L. P. A brief review on multi level inverter topologies. **2016 International Conference on Circuit, Power and Computing Technologies (ICCPCT)**, 2016. p. 1–6, 2016.
- RECH, C. **Análise, Projeto e Desenvolvimento de Sistemas Multiníveis Híbridos**. Tese (Doutorado) — Universidade Federal de Santa Maria, Santa Maria, 2005.
- RODRIGUEZ, J.; LAI, J.-S.; PENG, F. Z. Multilevel inverters: a survey of topologies, controls, and applications. **IEEE Transactions on industrial electronics**, 2002. v. 49, n. 4, p. 724–738, August 2002.
- WU, B.; NARIMANI, M. **High- Power Converters and AC Drives**. 2. ed. [S.l.]: John Wiley Sons, Inc, 2017.
- YUAN, X.; BARBI, I. Fundamentals of a new diode clamping multilevel inverter. **IEEE Transactions on power electronics**, 2000. v. 15, n. 4, p. 711–718, July 2000.


ANEXO A – Ábacos para determinação dos capacitores flutuantes

Figura A.1 – Ábaco do fator de multiplicação da corrente no capacitor flutuante em função do índice de modulação e do ângulo entre o sinal de referência e da corrente de carga.




Fonte: Retirado de Bressan (2019)

Figura A.2 – Ábaco do fator de correção ângulo de defasagem em função do índice de modulação e do ângulo entre o sinal de referência e da corrente de carga.



Fonte: Retirado de Bressan (2019)

Figura A.3 – Ábaco do fator de multiplicação da corrente no capacitor flutuante em função do índice de modulação e da frequência das portadoras.



Fonte: Retirado de Bressan (2019)

ANEXO B – Tabelas com os resultados dos esforços de tensão e corrente nos interruptores para as topologias de inversores cinco níveis estudadas

Tabela B.1 – Tabela com os resultados de tensão e corrente nos interruptores para a topologia NPC cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	75	75	75
Corrente média [A]	2,55	5,21	5,84	5,9
Corrente eficaz [A]	6,74	8,95	9,27	9,28
Corrente de pico [A]	18,71	18,71	18,71	18,71

Fonte: Elaborado pela autora, 2019.

Tabela B.2 – Tabela com os resultados de tensão e corrente nos interruptores para a topologia ANPC cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	75,08	75,08	75
Corrente média [A]	2,61	2,61	2,61	2,61
Corrente eficaz [A]	6,57	6,57	6,57	6,57
Corrente de pico [A]	18,71	18,71	18,71	18,71

Fonte: Elaborado pela autora, 2019.

Tabela B.3 – Tabela com as parcelas de corrente dos diodos em anti-paralelo dos respectivos interruptores para a topologia ANPC cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Corrente média [A]	0	0	0	0
Corrente eficaz [A]	0	0	0	0
Corrente de pico [A]	0	0	0	0

Fonte: Elaborado pela autora, 2019.

Tabela B.4 – Tabela com os resultados de tensão e corrente nos interruptores de grampeamento para a topologia ANPC cinco níveis.

Grandeza	Interruptor AS1	Interruptor AS2	Interruptor AS3
Tensão de pico [V]	75	150	225
Corrente eficaz [A]	6,34	2,38	0,34
Corrente média [A]	2,82	0,65	0,038
Corrente de pico [A]	18,81	15,9	6,95

Fonte: Elaborado pela autora, 2019.

Tabela B.5 – Tabela com as parcelas de corrente dos diodos em anti-paralelo para os respectivos interruptores de grampeamento para a topologia ANPC cinco níveis.

Grandeza	Interruptor AS1	Interruptor AS2	Interruptor AS3
Corrente média [A]	0,054	0,63	2,65
Corrente eficaz [A]	0,44	2,38	6,2
Corrente de pico [A]	6,83	15,26	18,72

Fonte: Elaborado pela autora, 2019.

Tabela B.6 – Tabela com os resultados de tensão e corrente nos interruptores para a topologia FC com modulação PS-PWM cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	75	75	75
Corrente média [A]	4,89	4,89	4,89	4,89
Corrente eficaz [A]	8,59	8,59	8,59	8,59
Corrente de pico [A]	18,81	18,81	18,81	18,81

Fonte: Elaborado pela autora, 2019.

Tabela B.7 – Tabela com os resultados de corrente nos diodos em anti- paralelo com os respectivos interruptores para a topologia FC com modulação PS-PWM cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Corrente média [A]	1,037	1,037	1,037	1,037
Corrente eficaz [A]	3,6	3,6	3,6	3,6
Corrente de pico [A]	19,09	19,09	19,09	19,09

Fonte: Elaborado pela autora, 2019.

Tabela B.8 – Tabela com os resultados de tensão e corrente nos interruptores a topologia FC com modulação PD-PWM cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	75	75	75
Corrente média [A]	2,57	5,27	5,94	6,0
Corrente eficaz [A]	6,521	9,07	9,41	9,42
Corrente de pico [A]	18,9	18,9	18,9	18,9

Fonte: Elaborado pela autora, 2019.

Tabela B.9 – Tabela com os resultados de corrente nos diodos em anti- paralelo dos respectivos interruptores a topologia FC com modulação PD-PWM cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Corrente média [A]	0	0,058	0,72	3,42
Corrente eficaz [A]	0	0,469	2,53	6,8
Corrente de pico [A]	0	7,15	15,71	18,89

Fonte: Elaborado pela autora, 2019.

Tabela B.10 – Tabela com os resultados de tensão e corrente nos interruptores para a topologia *Diode Clamped* cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	75,85	150	75
Corrente média [A]	2,6	5,3	5,95	0,054
Corrente eficaz [A]	6,5	9,0	9,34	0,44
Corrente de pico [A]	18,75	18,75	18,75	6,83

Fonte: Elaborado pela autora, 2019.

Tabela B.11 – Tabela com os resultados de corrente nos diodos em anti- paralelo com os respectivos interruptores para a topologia *Diode Clamped* cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Corrente média [A]	0,034	0,034	0,034	2,65
Corrente eficaz [A]	0,26	0,36	0,36	6,2
Corrente de pico [A]	6,83	6,83	6,83	18,7

Fonte: Elaborado pela autora, 2019.

Tabela B.12 – Tabela com os resultados de tensão e corrente nos interruptores para a topologia *T-Type* cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Tensão de pico [V]	75	225	-150	75
Corrente média [A]	2,55	5,21	0,637	0,0545
Corrente eficaz [A]	6,46	8,96	2,38	0,44
Corrente de pico [A]	18,71	18,71	15,17	6,96

Fonte: Elaborado pela autora, 2019.

Tabela B.13 – Tabela com os resultados de corrente nos diodos em anti-paralelo com os respectivos interruptores para a topologia *T- Type* cinco níveis.

Grandeza	Interruptor S1	Interruptor S2	Interruptor S3	Interruptor S4
Corrente média [A]	0	0,054	0,637	2,66
Corrente eficaz [A]	0	0,44	2,38	6,2
Corrente de pico [A]	0	6,83	15,25	18,71

Fonte:Elaborado pela autora, 2019.